本公开的实施例涉及集成电路。一种实施例集成电路包括存储器设备，存储器设备，包括至少一个存储器点，至少一个存储器点包括：易失性存储器单元和单个非易失性存储器单元，一起被耦合到公共节点；以及单个选择晶体管，被耦合在公共节点与单个位线之间，其中易失性存储器单元的第一输出被耦合到公共节点，以及其中易失性存储器单元的第二输出未被连接至易失性存储器单元外部的任何节点，第二输出与第一输出互补。利用本公开的实施例，不仅允许适应来自较小电容器的电压的可能更快的下降，而且还允许最佳地使用由电容器供应的可用能量。还允许最佳地使用由电容器供应的可用能量。还允许最佳地使用由电容器供应的可用能量。
【技术实现步骤摘要】
集成电路
[0001]本技术的实施例涉及集成电路，特别地涉及包括存储器设备(诸如非易失性静态随机存取存储器设备)的集成电路。
技术介绍
[0002]非易失性静态随机存取存储器“NVSRAM”是在存储二进制数据的单个存储器点中组合了静态随机存取存储器“SRAM”单元和非易失性存储器(例如电可擦除可编程类型)的存储器，诸如电可擦除可编程只读存储器“EEPROM”。
[0003]NVSRAM存储器具有两种技术的优点，也就是说，它们在电路关断时不会丢失来自二进制数据的信息，并且具有无限的写入耐久性。
[0004]实际上，在操作期间，存储器的写入操作是在易失性单元上进行的，而在非易失性单元中的写入操作仅在集成电路关机时进行，以将在易失性存储器单元中存在的数据保存。
[0005]常规地，非易失性静态随机存取存储器NVSRAM的几乎唯一缺点是存储器点所占据的表面。
[0006]实际上，在常规技术中，一打晶体管被用于每个存储器点中，例如其中典型SRAM单元具有六个晶体管，与差分对非易失性单元(例如闪速存储器类型)组装在一起，通常每个非易失性单元包括三个晶体管。
[0007]另一缺点是在存储器断电时，存在为非易失性存储操作供应能量的电容器。其值通常约为一百微法拉(μF)，这会对这些存储器的拥挤和成本产生负面影响。
[0008]因此，期望的是受益于更紧凑的非易失性静态随机存取存储器。
技术实现思路
[0009]本公开的目的是提供一种集成电路，以至少部分地解决现有技术中的上述问题。
[0010]本公开的一方面提供了一种集成电路，包括：存储器设备，包括至少一个存储器点，至少一个存储器点包括：易失性存储器单元和单个非易失性存储器单元，一起被耦合到公共节点；以及单个选择晶体管，被耦合在公共节点与单个位线之间，其中易失性存储器单元的第一输出被耦合到公共节点，以及其中易失性存储器单元的第二输出未被连接至易失性存储器单元外部的任何节点，第二输出与第一输出互补。
[0011]根据一个或多个实施例，易失性存储器单元包括双稳态锁存器，双稳态锁存器包括被反并联安装的两个反相器，并且非易失性存储器单元包括状态晶体管和存取晶体管，状态晶体管具有命令栅极和浮动栅极，存取晶体管被串联耦合在公共节点与状态晶体管之间。
[0012]根据一个或多个实施例，存储器点包括等于7的晶体管数目。
[0013]根据一个或多个实施例，至少一个存储器点还包括被串联耦合在公共节点与易失性存储器单元之间的隔离晶体管。
[0014]根据一个或多个实施例，存储器点包括等于8的晶体管数目。
[0015]根据一个或多个实施例，存储器设备包括：存储器平面，包括被布置在至少一个存储器字中的多个存储器点；以及每存储器字一个局部解码器，包括电力线，电力线被耦合至相应的存储器字的易失性存储器单元的电力端子，并且电力线被配置为将电力状态存储在状态寄存器中，电力状态的第一值表示相应的存储器字的易失性存储器单元的非操作状态，电力状态的第二值表示相应的存储器字的易失性存储器单元的操作状态。
[0016]根据一个或多个实施例，局部解码器被配置为只要电力状态具有第二值就在电力线上维持第一组电力电压，第一组电力电压适于易失性存储器单元的功能供电。
[0017]根据一个或多个实施例，存储器设备还包括：读取电路装置，被配置为响应于相应的电力状态具有第一值而生成第一读取信号，第一读取信号适于对在所选择的存储器字的非易失性存储器单元中的读取操作进行定时，并且响应于相应的电力状态具有第二值而生成第二读取信号，第二读取信号适于对在所选择的存储器字的易失性存储器单元中的读取操作进行定时。
[0018]根据一个或多个实施例，读取电路装置被配置为生成第一读取信号之中的、在所选择的存储器字的电力线上的第二组电力电压，第二组电力电压适于在被耦合到易失性存储器单元的公共节点的第一输出上施加高阻抗浮动电势。
[0019]根据一个或多个实施例，读取电路装置包括：读取放大器，被配置为生成第一读取信号和第二读取信号之中的、在被读取的存储器点的位线上的预充电电压，以及分别在非易失性存储器单元中的读取操作期间和在易失性存储器单元中的读取操作期间，检测在位线上的电流或电压的变化。
[0020]根据一个或多个实施例，存储器设备还包括：写入电路装置，被配置为生成第一写入信号，第一写入信号适于与电力状态的任何值无关地对在所选择的存储器字的易失性存储器单元中的写入操作进行定时，相应的存储器字的局部解码器被配置为在写入操作之后提供具有第二值的电力状态。
[0021]根据一个或多个实施例，写入电路装置被配置为生成第一写入信号之中的、在所选择的存储器字的电力线上的适于中止易失性存储器单元的功能的第三组电力电压，然后生成经由所选择的存储器字的存储器点的位线而被施加的、要被存储在公共节点上的数据信号，并且然后生成在电力线上的适于对易失性存储器单元的功能供电的第一组电力电压。
[0022]根据一个或多个实施例，写入电路装置被配置为生成第一写入信号之中的、在所选择的存储器字的电力线上的第四组电力电压，第四组电力电压适于在生成第三组电力电压之前，使所选择的存储器字的易失性存储器单元的内部节点的极化放电。
[0023]根据一个或多个实施例，写入电路装置被配置为响应于存储器设备的关机，而在其相应电力状态具有第二值的所有存储器字中生成第二写入信号，第二写入信号适于利用被记录在对应的存储器点的易失性存储器单元中的数据，对非易失性存储器单元的写入操作进行定时。
[0024]根据一个或多个实施例，易失性存储器单元包括双稳态锁存器，双稳态锁存器包括被反并联安装的两个反相器，并且非易失性存储器单元包括状态晶体管和存取晶体管，状态晶体管具有命令栅极和浮动栅极，存取晶体管被串联耦合在公共节点与状态晶体管之
间；以及写入电路装置被配置为在其相应电力状态具有第二值的存储器字中生成第二写入信号之中的、在状态晶体管的命令栅极上的擦除电压、在状态晶体管的命令栅极上的第一编程电压、以及在易失性存储器单元的电力线上的第五组电力电压，第五组电力电压适于将公共节点置于第二编程电压。
[0025]根据一个或多个实施例，集成电路还包括电力设备，电力设备包括：主电力级，旨在供应适于操作存储器设备的第一电力电压；以及次级电力级，旨在供应第二电力电压，第二电力电压适于响应于存储器设备的关机而为非易失性存储器单元的写入操作供电。
[0026]根据一个或多个实施例，次级电力级包括：电容器，旨在以第二电力电压充电；以及第一电荷泵电路，被配置为从第一电力电压生成第二电力电压，第二电力电压的电平高于第一电力电压的电平。
[0027]根据一个或多个实施例，电力设备还包括：至少一个高压生成器，被并入存储器设备的写入电路装置中，以用于生成适于对非易失性存储器单元的写入操作进行定时的第二写入信号，其中高压生成器包括多个基本电荷泵级，级适于被串联耦合以便累积第本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种集成电路，其特征在于，包括：存储器设备，包括至少一个存储器点，所述至少一个存储器点包括：易失性存储器单元和单个非易失性存储器单元，一起被耦合到公共节点；以及单个选择晶体管，被耦合在所述公共节点与单个位线之间，其中所述易失性存储器单元的第一输出被耦合到所述公共节点，以及其中所述易失性存储器单元的第二输出未被连接至所述易失性存储器单元外部的任何节点，所述第二输出与所述第一输出互补。2.根据权利要求1所述的集成电路，其特征在于，所述易失性存储器单元包括双稳态锁存器，所述双稳态锁存器包括被反并联安装的两个反相器，并且所述非易失性存储器单元包括状态晶体管和存取晶体管，所述状态晶体管具有命令栅极和浮动栅极，所述存取晶体管被串联耦合在所述公共节点与所述状态晶体管之间。3.根据权利要求1所述的集成电路，其特征在于，所述存储器点包括等于7的晶体管数目。4.根据权利要求1所述的集成电路，其特征在于，所述至少一个存储器点还包括被串联耦合在所述公共节点与所述易失性存储器单元之间的隔离晶体管。5.根据权利要求4所述的集成电路，其特征在于，所述存储器点包括等于8的晶体管数目。6.根据权利要求1所述的集成电路，其特征在于，所述存储器设备包括：存储器平面，包括被布置在至少一个存储器字中的多个存储器点；以及每存储器字一个局部解码器，包括电力线，所述电力线被耦合至相应的所述存储器字的所述易失性存储器单元的电力端子，并且所述电力线被配置为将电力状态存储在状态寄存器中，所述电力状态的第一值表示相应的所述存储器字的所述易失性存储器单元的非操作状态，所述电力状态的第二值表示相应的所述存储器字的所述易失性存储器单元的操作状态。7.根据权利要求6所述的集成电路，其特征在于，所述局部解码器被配置为只要所述电力状态具有所述第二值就在所述电力线上维持第一组电力电压，所述第一组电力电压适于所述易失性存储器单元的功能供电。8.根据权利要求6所述的集成电路，其特征在于，所述存储器设备还包括：读取电路装置，被配置为响应于相应的所述电力状态具有所述第一值而生成第一读取信号，所述第一读取信号适于对在所选择的存储器字的所述非易失性存储器单元中的读取操作进行定时，并且响应于相应的所述电力状态具有所述第二值而生成第二读取信号，所述第二读取信号适于对在所选择的存储器字的所述易失性存储器单元中的读取操作进行定时。9.根据权利要求8所述的集成电路，其特征在于，所述读取电路装置被配置为生成所述第一读取信号之中的、在所选择的存储器字的所述电力线上的第二组电力电压，所述第二组电力电压适于在被耦合到所述易失性存储器单元的所述公共节点的所述第一输出上施加高阻抗浮动电势。10.根据权利要求8所述的集成电路，其特征在于，所述读取电路装置包括：读取放大器，被配置为生成所述第一读取信号和所述第二读取信号之中的、在被读取的存储器点的所述位线上的预充电电压，以及分别在所述非易失性存储器单元中的读取操作期间和在所述易失性存储器单元中的读取操作期间，检测在所述位线上的电流或电压的变化。
11.根据权利要求6所述的集成电路，其特征在于，所述存储器设备还包括：写入电路装置，被配置为生成第一写入信号，所述第一写入...
【专利技术属性】
技术研发人员：F，
申请(专利权)人：意法半导体鲁塞公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。