共享自举电路制造技术

根据本发明专利技术的存储器阵列包括至少第一和第二存储器阵列，各有若干字线。每个字线与一共享字线自举电路连接，以使每个来自第一阵列字线与来自第二阵列的字线共享一个自举电路。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体存储器。本专利技术特别涉及用于半导体存储器的字线自举电路。随机存取半导体存储器是当今电子系统的重要的组成部分。这些存储器一般是排成若干阵列，每个阵列可由行和列编码电路编址。行编码器选择字线，同时列编码器选择位线。现有的随机存取半导体存储器设计要求一自举电路与存储器阵列的每个阵列的每个字线相连接。这些自举电路设计成把选定的字线比如从Vss提升至1.5×Vcc。本领域的技术人员很熟悉可用于此目的的若干自举电路。然而，都要求使用电容性电路来存贮累积的电荷。亦即对存储器阵列的每一单个字线要求一单个的电容性自举电路。与所需容量有关的自举电路的实际尺寸依赖于由给定的字线所驱动的位和位线。例如，在一有512位线和512位线的阵列中，自举电路应该能存贮足够的电荷来驱动总共1024位线和字线到比如1.5×Vcc。此种大小的与存储器中每个字线连接的电容性自举电路会占去管芯面积的很大部分。考虑到一般的阵列可包括256～512字线，并考虑到一般将存储器设计成有若干(比如16)阵列，所需的自举电路的数目可能相当大。人们希望减少用于存储器设计中的自举电路的数目以节约可用的管芯面积。对随机存取存储器的一种应用是存贮视频数据。视频存储器阵列诸如视频随机存取存储器(RAM)或帧缓冲器存储器，已成为许多计算机系统的主要的和集成的部件。这些装置往往包括一存贮代表欲在显示器上显示的像素数据的数据RAM部件。于是，该装置的RAM部件一般形成的位宽可与一定量的象素数据显示相兼容。比如很多存储器阵列使用若干256位宽的存储器阵列。256位比如可用来代表有8位数据的32个象素，或可代表由16位数据所形成的16个象素。此象素数据可在阴极射线管(CRT)上显示。然而，很多视频存储器由于它们占据比较大的管芯面积制造上是很费钱的。人们希望减少由这些视频存储器所占的管芯面积。本专利技术涉及一种比现有装置占有更小的面积的存储器装置。一种根据本专利技术的存储装置包括至少各有若干字线的第一和第二存储器阵列。每个字线与一共享的字线自举电路连接，以使每个来自第一阵列的字线与来自第二阵列的字线分享一自举电路。根据本专利技术的装置可由有若干阵列的存储器构成。每一对阵列使用公用的或共享的自举电路，因而，将电容性自举电路的数目减少了1/2，结果基本上相对节省了管芯面积。在一实施方案中，自举电路被有若干阵列的视频存储器装置所分享。一组阵列被指定用于存贮比如显示屏的顶部的视频信息，而第二组阵列被指定用于存贮比如显示屏的底部的视频信息。来自第一组的阵列与来自第二组的阵列分享自举电路。其结果是由一基本上相对节省了的共享面积完成了一视频存储器。为更全面理解本专利技术的特性和优点，下面结合附图对本专利技术进行详细说明。附图说明图1是一个使用本专利技术的共享自举电路的一般化的存储器系统的方框图；图2表明一显示屏分为用于图1的存储器系统的个部分。首先参照图1讨论本专利技术的特征，图中表示一典型的存储器装置10的简化的部分。存储器装置10包括若干由行解码18和列解码22电路编址的存储器阵列14。所示的存储器装置10的部分可由对本领域的技术人员所熟知的任意若干随机存取存储器(RAM)结构来构成。存储器装置10最好由适合于存贮用于处理或在CRT屏上显示的象素信息的一视频RAM或一帧缓冲器存储器构成。存储器装置10包括若干有排成行和列的存储器单元的阵列14(标号ARRAY 0～ARRAY N)。这些阵列的各种结构和排列在本领域是公知的，所以，在此不再赘述，为便于讨论只给出阵列的简单的列。经过行地址解码器18将行地址信号施加给一选定的阵列14。行地址解码器18选择一选定的阵列的具体字线WL。当一字线被选定时，耦合到该字线的自举电路6将字线从Vss提升至1.5xVcc。电压提升通过沿着选定的字线的各晶体管运作，以便让存贮在每个存储器单元的电荷通过位和位线。每个位和位线的结合由读出放大器电路12检测，以便产生由读/写电路20放大的输出信号。然后，可使数据经过总地址和数据线24比如送到用于显示的CRT。在所示的结构中，该阵列是这样定位的，让相邻的阵列分享读出放大器。这种结构在本领域是公知的。在此也不作赘述。再有，通过阅读本说明书，本领域的技术人员会认识到本专利技术的特征可由不分享读出放大器的阵列构成。根据本专利技术，所用的自举电路16与两个分离的字线WL连接。即，每个自举电路16被两个存储器阵列分享。比如，存储器阵列ARRAY0和ARRAY1可分享自举电路16。ARRAY0的每个字线与ARRAY1的对应的位线共享一个自举电路16。比如ARRAY0的字线WL00与ARRAY1的字线WL10共享一个自举电路16a，而字线WL0N与字线WL1N共享一个自举电路16b。这比先前的设计，将容性自举电路的数目减少了1/2，因而，可节约可用的管芯空间。在一实施方案中，存储器阵列14是这样编号的，每个偶数阵列(如，ARRAY0、ARRAY2、ARRRAY4……等等)与一个奇数阵列(如，ARRAY1、ARRAY3、……等等)共享自举电路，虽然，只要分享自举电路的阵列不被同时选中，任何阵列编号方案均可使用。现在参照图2说明一种确保相邻阵列不被同时选中的方法，其中示出一CRT屏26。在视频存储器中存贮的数据为了便于在CRT屏上显示往往进行编组。存储器的行比如可由所设计的16位信息组成以在CRT屏上显示一具体的象素组。在本专利技术的一实施方案中，CRT屏26被定义作有上半部28和下半部30。来自偶数阵列(如，ARRAY0、ARRAY2、ARRRAY4……等等)的数据显示在CRT26的上半部28，而来自奇数阵列(如，ARRAY1、ARRAY3、……等等)的数据显示在CRT26的下半部30。如果为了显示屏28的上半部中的任何信息而对存储器件10寻址，则对偶数阵列之一寻址。对于这种要求不寻址奇数阵列。这就允许编号相邻的阵列(如ARRAY0和ARRAY1)的字线WL分享自举电路16，当选中ARRAY1之同时ARRAY0则不会被选中，反之亦然。结果是节省了有用的空间。作为一个例子，假定来自ARRAY第一行(WL00)的数据被指定为在CRT 26的上半部28的第一行28a输出，而来自ARRAY1的第一行(WL10)的数据被指定为在CRT屏26的行30a上输出。当CRT26的行28a被刷新，访问ARRAY0时，行解码电路18a认定字线WL00。字线WL00被自举电路16a提升。虽然自举电路16a也被字线WL10共享，没有机会使两个字线在同时被认定，因为来自两个字线的数据被指定为在CRT屏26的不同部位显示。CRT屏26的其余部分和存储器阵列14可按相同方式分割。如本领域的节省人员所了解的，本专利技术可用不脱离本专利技术精神和基本特征的其它具体形式实施。例如，虽然在本文显示了简单的柱形阵列排列，但也可采用其它阵列排列(包括阵列的矩阵，)被两阵列分享即可。也可采用其它编号系统，只要至少两个阵列分享自举电路即可。比如由三个阵列来共享自举电路能进一步实现节省面积。虽然描述了用于视频存储器的共享自举排列，本领域的节省人员应该认识到本专利技术的共享自举排列可由其它存储器构成，只要制定某些规定防止共享自举电路的字线被同时认定。另外，虽然将相邻的阵列表示作为共享自举电路，但结本文档来自技高网...

【技术保护点】
一种存储器阵列，其特征在于，包括：至少一第一和一第二存储器阵列，各有多条字线；多个字线自举电路，每个所说的字线自举电路与一来自所说的第一存储器阵列的字线及来自所说的第二存储器阵列的字线连接。

【技术特征摘要】
US 1996-5-31 08/6561651.一种存储器阵列，其特征在于，包括至少一第一和一第二存储器阵列，各有多条字线；多个字线自举电路，每个所说的字线自举电路与一来自所说的第一存储器阵列的字线及来自所说的第二存储器阵列的字线连接。2.权利要求1的存储器阵列，其特征在于，还包括至少一第三和一第四存储器阵列，各有多条字线；第二多个字线自举电路，所说的第二多个字线自举电路中的每一个与一来自所说的第三存储器阵列的字线及来自所说的第四存储器阵列的字线连接。3.权利要求2的存储器阵列，其特征在于，存贮在所说的第一和第三阵列的数据是为了在视频显示屏幕的第一部位上显示而存贮的。4.权利要求2的存储器阵列，其特征在于，存贮在所说的第二和第四阵列的数据是为了在视频显示屏幕的第二部位上显示而存贮的。5.权利要求2的存储器阵列，其特征在于，所说的视频显示屏幕的第一部位是所说的...

【专利技术属性】
技术研发人员：罗伯特J普罗斯汀，
申请(专利权)人：汤森和汤森和克鲁LLP，
类型：发明
国别省市：US[美国]