具有低输出电容量的脱片驱动器制造技术

有叠置的晶体管的ＯＣＤ电路，在被叠置的晶体管保护的晶体管导通之前使其导通。选通叠置的晶体管使总的ＯＣＤ输入电容量减小。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路用的配套电路，特别涉及输出电容量减小的脱片驱动器(off-chip driver)。集成电路(IC)如存储器芯片的设计中，用脱片驱动器(OCD)从存储器芯片把数据信息传送到外部设备。OCD通常包括n-型场效应晶体管(n-FET)和p-型场效应晶体管(p-FET)构成的多个晶体管，把芯片内的数据信号尽可能快地驱动到外部系统设备，这表示了大负荷(≈100PF)。为了改善噪声特性，如减小引线框电感造成的振铃(ringing)，通常OCD有多级。例如，两级的OCD中，可响应第一级的输出使第二级的输出延迟预定的延迟时间。不断要求元件尺寸越来越小而使装置小型化。例如，电流n-FET的栅长为0．25μm。但是，这样的长度对热载流子退化(degradation)敏感。这在栅转换中有高的漏-源电压时会出现。最坏的情况是，栅电压=1／2漏-源电压。为了减少或防止高的源-漏电压引起的热载流子退化，把第一n-FET晶体管叠放或串联在第二n-FET晶体管上。第一n-FET或叠放的n-FET的栅接到VDD，因此，提供电压降Vt，Vt是叠置n-FET的栅阈值电压。由于体效应会使该电压降实际上更大。由叠置n-FET提供的电压降使转换期间的第二n-FET的源-漏电压大大降低，从而减小或防止热载流子退化。尽管叠置结构能有效地减小热载流子退化，但是，它引起了较高的输出电容量。因为晶体管的叠置使栅长增加一倍，考虑到性能原因，要求加宽晶体管。因此，输出电容量的增加超过了规定的限制值。例如，无叠置结构的常规OCD的典型输出电容量是4．5-5pF。含有叠置结构时，总电容量接近或超过规定的最大允许值，该值约为7pF。这是因为叠置结构使晶体管长度实际上增大了一倍，要得到相同的性能必须使宽度增大一倍。因此，希望能提供一种具有低输出电容量而不必牺牲性能的OCD。本专利技术涉及集成电路，特别涉及脱片驱动器。按本专利技术的一个实施例，OCD包括至少有第一晶体管和第二晶体管构成的第一级，其第一输出连接到第一晶体管的栅，第二输出连接到第二晶体管的栅。为减小第二晶体管转换中的热载流子退化，设置叠置的晶体管。叠置的晶体管与第二晶体管串联。提供控制信号，使叠置晶体管在第二晶体管导通之前导通，因此，降低了OCD的输出电容量。按本专利技术另一实施例，在叠置的晶体管与第二晶体管之间用泄放电路设置一个节，具有一电压电平以在转换期间使叠置的晶体管的源-漏电压降低到低于热载流子退化引起的源-漏电压。附图说明图1是有叠置保护的常规OCD的示意图；图2是本专利技术的一个实施例；图3是本专利技术的另一个实施例；图4也是本专利技术的另一个实施例。本专利技术涉及具有低输出电容量的高性能OCD。在一个实施例中，不必牺牲OCD的性能而能获得低输出电容量。该OCD用在例如包括如动态RAM(DRAM)，静态RAM(SRAM)和同步DRAM(SDRAM)的随机存取存储器的存储器芯片中。用OCD的其它IC包括具体应用IC(ASIC)或逻辑器件的CMOS。为便于理解专利技术，说明了提供的常规的OCD。参见图1，如图所示，用在存储器芯片中的常规OCD 101。说明性的，OCD包括第一级110和第二级150。第一级包括其漏与n-FET 125和130串联连接的p-FET。p-FET 120的源连到工作电压VDD，n-FET 130的源接地(GND)。p-FET的栅响应输入信号B，n-FET 130的栅响应输入信号A。n-FET 125是其栅接到VDD的叠置的n-FET。通常，就存储器器件的技术状态而言，VDD约为3．3伏(V)，栅阈值电压(Vt)约是0．7V。因此，n-FET晶体管总是处于有电流流过的导通状态，使加到晶体管上的电压降约为Vt。由于体效应使电压降大于Vt。这使节Z中的电压低于VDD-Vt，或低于2．3V。把电压从3．3V降低到低于2．3V，足以避免到晶体管130的热载流子退化。第二级，它与第一级相同，包括与n-FET 165和170串联连接的p-FET 160。p-FET 160的源与第一级的p-FET 130的源共同连接到VDD。n-FET 170的源与n-FET 130的源共同连接到GND。第一级和第二级的输出共同连接以提供OCD的输出180。n-FET 165的栅连到VDD，导通晶体管，以产生跨接它的电压降Vt。结果，n-FET 170的漏-源电压减小Vt，防止或降低热载流子退化。输入A和B还分别接到晶体管170和160的栅。但是延迟电路185使输入延迟，第二级的输出延迟d。延迟使OCD的输出电流变化(dI／dt)减小，因此改善了噪声特性。OCD的输出取决于A和B端的输入值。例如，当A和B低时，输出等于VDD，当A和B都高时，OCD的输出等于GND。如果输入A低而B高，则输出是三态，即，既不连VDD也不连GND。通常对OCD设置高性能要求。例如，为了在规定时限内驱动较高的输出负荷(≈100pf)。就要求OCD产生高输出电流。为达到这样的性能要求，要求器件够宽以便其能按较低的电阻和较高的电流使用。OCD的其它要求是使输出电容量保持在某些规定的限制内。器件宽度影响输出容量。具体地说，器件越宽，电容量越高。在OCD设计中两个设计参数(性能与较低的输出电容量)可能造成潜在的矛盾。例如，n-FET叠置，由于器件的有效栅长增大了一倍，减小了热载流子退化，使器件可靠性提高了。要得到相同的性能这就又要求更宽的器件，使输出电阻减小。更宽的器件增大了输出电容量。而且，总是导通的叠置的n-FET的栅电容量加到OCD的输出电容量上。如上所述，在某些例子中，该总的OCD输出电容量超过或接近规定的极限值，对性能有负面影响。按本专利技术，提供输出电容量减小的OCD。在不牺牲速度或防止热载流子退化而使输出电容量减小。本专利技术用计时叠置的n-FET来使输出电容量减小。图2是OCD 201的实施例说明。如图示，OCD 201包括并列连接的第一级210和第二级250。第一级包括串联的晶体管220，225和230。同样，第二级包括串联的晶体管266，265和270。晶体管220和260的源共同连接到VDD，VDD例如约为3．3V。晶体管230和270的源连接到GND。晶体管235和265叠置，以对晶体管230和270提供器件退化保护。第一级和第二级的输出286和287连接在一起以形成OCD的输出280。例如，晶体管220和260是p-FET，晶体管225，230，265和270是n-FET。例如是存储器芯片中的数据控制信号的输入A和B供给OCD。输入B连接到晶体管220和260的栅、而输入A连接到晶体管230和270的栅。延迟电路285a和285b响应第一级延迟供给第二级的输入信号。因此，响应输入A和B，延迟OCD的输出。延迟d的长度足以减小或消除由于与引线框的电感有关的高dI／dt的噪声而由晶体管转换造成的振铃。叠置的晶体管225和265的栅由控制信号C选通。防止n-FET 230和270热载流子退化的叠置晶体管在n-FET 230和270导通之前用控制信号C使其导通。在一个实施例中，控制信号C与控制晶体管230和270的信号相同。如图所示，用输入信号A控制叠置晶体管和n-FET 230和270。为了过驱动叠置晶体管，设本文档来自技高网...

【技术保护点】
一种脱片驱动器，包括： 至少一个第一级，其中，第一级包括第一和第二晶体管，具有第一输入连接到第一晶体管的栅，第二输入连接到第二晶体管的栅； 接到第二晶体管的叠置的晶体管，以减小转换期间的第二晶体管的源－漏电压，以减小热载流子退化，用控制信号控制的叠置的晶体管，其中，在第二晶体管导通之前控制信号使叠置的晶体管导通。

【技术特征摘要】
US 1997-6-30 8853291．一种脱片驱动器，包括至少一个第一级，其中，第一级包括第一和第二晶体管，具有第一输入连接到第一晶体管的栅，第二输入连...

【专利技术属性】
技术研发人员：彼得波赫米勒，
申请(专利权)人：西门子公司，
类型：发明
国别省市：DE[德国]