半导体集成电路装置制造方法及图纸

一种半导体集成电路装置，包括： 至少一个内部电路，根据从所述半导体集成电路装置的外部提供的数据和相互授受的数据的至少其中之一来进行规定的处理； 内部电位产生电路，对应于所述内部电路来设置，接收包含表示内部电位电平的信息的电平设定信号，生成电平与所述电平设定信号对应的内部电位； 测试控制电路，控制所述内部电位产生电路的输出电位的电平的测试处理，在所述测试操作中，将多个电平设定信号依次提供给所述内部电源电位产生电路； 测定电路，在所述测试操作时，根据所述多个电平设定信号所对应的电平和所述比较用基准电位的所述比较电路产生的比较结果，来进行用于检测所述电平设定信号所需要的设定值的测定；以及 传送电路，将所述测定电路的测定结果传送到所述测试控制电路； 而所述内部电位产生电路包括： 比较电路，在测试操作中，将比较用基准电位和对应于所述电平设定信号的电平进行比较。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体集成电路装置，特别涉及配有可以从外部调整内部电源电位的内部电位产生电路的半导体集成电路装置。
技术介绍
以往，在半导体集成电路装置中，设置生成比外部电源电位低、或比外部电源电位高的内部电源电位并提供给内部电路的内部电源电位产生电路。内部电源电位产生电路的输出电位因制造处理的变动等产生偏差，所以一般具有可以从外部调整内部电源电位产生电路的输出电位的结构。但是，以往该内部电源电位产生电路的输出电位由外部的测试器进行监视同时进行调整，所以不容易进行其调整。近年来，在系统LSI等中，对于具有不同功能的内部电路来说，有设置用于供给不同的内部电源电位的内部电位产生电路的情况。这种情况下，对于多个内部电源电位产生电路的各个内部电源电位产生电路，需要用测试器监视其输出电位电平，并且进行其调整，其调整的困难进一步增大。这样的内部电源电位产生电路的调整结果最终需要非易失性地存储在半导体集成电路装置内部。以下将这样的存储处理称为‘编程处理’。作为进行这样的编程的方法，以往一般通过熔断熔丝元件来进行。但是，例如，对于多个内部电源电位产生电路的各个内部电源电位产生电路，如果对其输出电位电平进行编程，则这样的熔丝元件的个数也增多，从电路面积的观点来看是不利的。因此，期望对输出电位电平编程的元件也是可以电气地、非易失性地对数据进行编程的元件。这里，作为能够以低消耗电力来进行非易失性的数据的存储的存储装置，MRAM(Magnetic Random Access Memory)装置引人注目。MRAM装置是使用半导体集成电路中形成的多个薄膜磁性体来进行非易失性的数据存储，可对各个薄膜磁性体进行随机存取的存储装置。特别是近年来将利用磁隧道结(MTJMagnetic Tunnel Junction)的薄膜磁性体用作存储单元，从而使MRAM装置的性能出现飞跃性的进步。关于具有磁隧道结的存储单元的MRAM装置，披露于“A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in eachCell”，ISSCC Digest of Technical Papers，TA7.2，Feb.2000和“Nonvolatile RAMbased on Magnetic Tunnel Junction Elements”，ISSCC Digest of Technical Papers，TA7.3，Feb.2000等技术文献。图32是表示具有磁隧道结部的存储单元(以下也简称为‘MTJ存储单元’)的结构的示意图。参照图32，MTJ存储单元包括按照存储数据电平来改变电阻的隧道磁阻元件TMR、以及用于在数据读出时形成通过隧道磁阻元件TMR的读出电流Is的路径的存取晶体管ATR。存取晶体管ATR例如由场效应型晶体管形成，被连接在隧道磁阻元件TMR和固定电压(接地电压Vss)之间。对于MTJ存储单元来说，配置用于指示数据写入的写字线WLW、用于执行数据读出的读字线RWL、以及用于在数据读出时和数据写入时传送与存储数据的数据电平对应的电信号的数据线的位线BL。图33是说明来自MTJ存储单元的数据读出操作的示意图。参照图33，隧道磁阻元件TMR包括具有固定方向的磁化方向的强磁性体层(以下也简称为‘固定磁化层’)FL、以及随外部施加的磁场而改变磁化方向的强磁性体层(以下也简称为‘自由磁化层’)VL。在固定磁化层FL和自由磁化层VL之间，设置由绝缘膜形成的隧道阻挡层TB。自由磁化层VL按照存储数据的数据电平，在与固定磁化层相同的方向上或在与固定磁化层FL不同的方向上进行磁化。在数据读出时，读字线RWL的激活使存取晶体管ATR导通。由此，在位线BL～隧道磁阻元件TMR～存取晶体管ATR～接地电压Vss的电流路径中可以流过读出电流Is。隧道磁阻元件TMR的电阻随固定磁化层FL和自由磁化层VL的磁化方向的相对关系变化。具体地说，固定磁化层FL的磁化方向和写入自由磁化层VL的磁化方向平行时，与两者的磁化方向是相反方向的情况相比，隧道磁阻元件TMR的电阻变小。于是，隧道磁阻元件TMR的电阻随磁化方向变化。因此，通过将隧道磁阻元件TMR中的自由磁化层VL的两种磁化方向和存储数据的电平(“1”和“0”)分别对应，可以进行数据存储。因读出电流Is在隧道磁阻元件TMR中产生的电压变化随自由磁化层的磁化方向、即存储数据电平而变。因此，例如将位线BL充电到一定的电压后，在隧道磁阻元件TMR中流过读出电流Is，通过检测位线BL的电压电平的变化，可以读出MTJ存储单元的存储数据。图34是说明对MTJ存储单元进行数据写入操作的示意图。参照图34，在数据写入时，读字线RWL没有被激活，存取晶体管ATR截止。在该状态下，将自由磁化层VL向写入数据的方向磁化的数据写入电流分别流入到写字线WWL和位线BL中。自由磁化层VL的磁化方向通过分别流入写字线WWL和位线BL的数据写入电流的方向的组合来决定。图35是说明数据写入时的数据写入电流的方向和磁化方向的关系的示意图。参照图35，设横轴Hx表示通过流过位线BL的数据写入电流产生的数据写入磁场H(BL)的方向。另一方面，设纵轴Hy表示通过流过写字线WWL的数据写入电流产生的数据写入磁场H(WWL)的方向。自由磁场层VL的磁化方向仅在数据写入磁场H(BL)和H(WWL)之和达到图中所示的星形特性线的外侧区域时才可以重新改写。即，在施加的数据写入磁场是相当于星形特性线的内侧区域的强度时，自由磁化层VL的磁化方向不变。因此，为了更新MTJ存储单元的存储数据，需要在写字线WWL和位线BL两者中流过规定电平以上的电流。在隧道磁阻元件中一经写入的磁化方向、即MTJ存储单元的存储数据在进行新的数据写入前期间被非易失性地保持。即使在数据读出时，在位线BL中也流过读出电流Is。但是，设定的读出电流Is一般比上述数据写入电流小1～2个数量级左右，所以，在数据读出时因读出电流而使MTJ存储单元的存储数据被错误改写的可能性小。在上述技术文献中，公开了将这样的MTJ存储单元集成在半导体衬底上，并构成随机存取存储器MRAM装置的技术。但是，使用这样的‘隧道磁阻元件TMR’，且适合进行上述‘编程处理’的电路结构，未被进行研究，因而存在以下问题在‘编程处理’上必需的电路结构不明确。
技术实现思路
本专利技术的目的在于提供一种能够容易地进行多个内部电源产生电路生成的内部电源电位的调整的半导体集成电路装置。本专利技术的另一目的在于提供一种能够将多个内部电源产生电路生成的内部电源电位的调整结果电气性地并且非易失性地存储的半导体集成电路装置。简要来说，本专利技术提供一种半导体集成电路装置，该半导体集成电路装置至少包括一个内部电路、内部电位产生电路、测试控制电路、测定电路、以及传送电路。内部电路根据从半导体集成电路装置的外部提供的数据和相互授受的数据中的至少一个来进行规定的处理。内部电位产生电路针对内部电路设置，接受包含表示内部电位电平的信息的电平设定信号，生成对应于电平设定信号的电平的内部电位。内部电位产生电路包含在测试操作时将比较用基准电位和对应于电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体集成电路装置，包括至少一个内部电路，根据从所述半导体集成电路装置的外部提供的数据和相互授受的数据的至少其中之一来进行规定的处理；内部电位产生电路，对应于所述内部电路来设置，接收包含表示内部电位电平的信息的电平设定信号，生成电平与所述电平设定信号对应的内部电位；测试控制电路，控制所述内部电位产生电路的输出电位的电平的测试处理，在所述测试操作中，将多个电平设定信号依次提供给所述内部电源电位产生电路；测定电路，在所述测试操作时，根据所述多个电平设定信号所对应的电平和所述比较用基准电位的所述比较电路产生的比较结果，来进行用于检测所述电平设定信号所需要的设定值的测定；以及传送电路，将所述测定电路的测定结果传送到所述测试控制电路；而所述内部电位产生电路包括比较电路，在测试操作中，将比较用基准电位和对应于所述电平设定信号的电平进行比较。2.如权利要求1的半导体集成电路装置，其中所述比较电路在通常操作时，比较所述内部电位产生电路输出的所述内部电位和对应于所述电平设定信号的电平，所述内部电位产生电路还包含电位控制电路，该电位控制电路按照所述比较电路的输出来调节所述内部电位的电平。3.如权利要求2的半导体集成电路装置，其中所述内部电位产生电路还包含第1切换电路，该切换电路接受所述内部电位产生电路输出的所述内部电位和所述比较用基准电位，按照操作模式，有选择地将其中之一提供给所述比较电路。4.如权利要求2的半导体集成电路装置，其中所述内部电位产生电路还包含基准电位发生电路，该基准电位发生电路接受所述电平设定信号，将其变换成对应于所述电平设定信号的电平后提供给所述比较电路。5.如权利要求4的半导体集成电路装置，其中所述内部电位产生电路还包含第2切换电路，该第2切换电路在所述测试操作中，将来自所述测试控制电路的所述多个电平设定信号依次提供给所述基准电位发生电路，在所述通常操作中，将预先确定的电平设定信号提供给所述基准电位发生电路。6.如权利要求1的半导体集成电路装置，其中所述测定电路包含用于保持表示所述测定结果的信息的存储电路，所述传送电路将所述存储电路中存储的所述测定结果传送给所述测试控制电路。7.如权利要求1的半导体集成电路装置，其中所述内部电路是存储电路，所述存储电路包括正规的存储单元阵列；冗余存储单元阵列；预先存储所述正规的存储单元阵列中的不良地址的程序电路；根据所述程序电路中存储的所述不良地址和从所述内部电路的外部提供的地址信号的比较结果，来选择所述正规的存储单元阵列和所述冗余存储单元阵列的其中一个存储单元的存储单元选择电路；所述程序电路包括锁存电路，通过所述第1和第2电源节点来接受电源电位，随电源投入而被激活；以及第1及第2隧道磁阻元件，...

【专利技术属性】
技术研发人员：大石司，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：