可变延滞时间高速缓冲存储器及提供数据的方法技术

本发明专利技术揭露一种可变延滞时间堆栈快取存储器及提供资料的方法。其包含复数个储存元件，并以后进先出的操作模式，储存堆栈存储器资料。此快取存储器能区分取出和下载指令的要求，并以臆测取出资料可能存在于快取存储器的最上层快取列的操作方式；此外，此快取存储器亦将对下载指令所请求的堆栈数据进行臆测，并认为其数据将存在于快取存储器的最上层快取列或其上层的多个快取列中。因此，当下载指令的来源虚拟地址命中于快取存储器的最上层快取列时，则快取存储器提供下载资料的速度将较资料位于较低的快取列时来得快；或与一实体地址比较时来得快；或较数据必须从微处理器的非堆栈快取存储器中提供时的速度来得快。

【技术实现步骤摘要】

本专利技术有关一种微处理器中的快取存储器，特别是一种关于能区分堆栈和非堆栈存储器存取的快取存储器。
技术介绍
微处理器(microprocessor)是一种能执行计算机程序所指定的指令的数字元件。传统的计算机系统包含与系统存储器(system memory)连结的微处理器，其中系统存储器用以储存程序指令和利用此程序指令数据处理相关资料。像这样的计算机系统其性能受限于从系统存储器读取资料到微处理器，或从微处理器写入资料到系统存储器所需花费的时间，通常比处理器执行处理资料的指令所需的时间来得长，其中，两者的时间差异通常介于10的一次方到10的二次方。因此，在等候资料读取或写入的过程，微处理器将闲置一段时间。然而于过去，处理器的设计者认为，程序通常倾向要花相当长的时间存取相当少的资料，例如一些常被存取的程序变量。具有此特性的程序被认为其存在不错的临时区域性，而此特性的特点通常被称为取用区域性原理。利用此原理的优点，现代化的微处理器通常包含有一个或多个快取存储器(cache memory)。快取存储器或高速缓冲储存器(cache)为一相当小的存储器且其电性连接于靠近微处理器的核心，用以本文档来自技高网...

【技术保护点】
一种可变延滞时间堆栈快取存储器，其特征是，包含：一输入，用以指明一指令要求的形式，以从快取存储器中读取一资料，其中该形式为复数个预先判定的指令形式的其中之一；复数个第一储存元件，与该输入连结，用以当该输入指明出该复数个预先判定的指令形式中的一第一预先判定的指令形式时，在一第一时脉周期数中，提供该资料；并于当该输入指明出该复数个预先判定的指令形式中的一第二预先判定的指令形式时，在一第二时脉周期数中，提供该资料，其中，该第一时脉周期数和该第二时脉周期数不相同。

【技术特征摘要】
US 2004-1-16 10/759,4831.一种可变延滞时间堆栈快取存储器，其特征是，包含一输入，用以指明一指令要求的形式，以从快取存储器中读取一资料，其中该形式为复数个预先判定的指令形式的其中之一；复数个第一储存元件，与该输入连结，用以当该输入指明出该复数个预先判定的指令形式中的一第一预先判定的指令形式时，在一第一时脉周期数中，提供该资料；并于当该输入指明出该复数个预先判定的指令形式中的一第二预先判定的指令形式时，在一第二时脉周期数中，提供该资料，其中，该第一时脉周期数和该第二时脉周期数不相同。2.如权利要求1所述的可变延滞时间堆栈快取存储器，其特征是，该复数个储存元件构成为一后进先出的存储器。3.如权利要求1所述的可变延滞时间堆栈快取存储器，其特征是，更包含复数个第二储存元件，与该复数个第一储存元件相连结，用以快取非堆栈资料，而该复数个第一储存元件用以快取堆栈资料。4.如权利要求3所述的可变延滞时间堆栈快取存储器，其特征是，当该输入指定该复数个预先判定的指令形式中的该第二预先判定的指令形式时，该复数个第二储存元件将于一第三时脉周期数中，提供该资料，其中该第二时脉周期数和该第三时脉周期数不相同。5.如权利要求1所述的可变延滞时间堆栈快取存储器，其特征是，该复数个预先判定的指令形式中的该第一预先判定的指令形式包含一取出指令形式，其中该复数个预先判定的指令形式中的该第二个预先判定的指令形式包含一下载指令形式。6.一种可变延滞时间堆栈快取存储器，其特征是，包含复数个储存元件，该复数个储存元件构成为一后进先出的存储器，且该复数个储存元件中具有一第一子集和一第二子集，其中该第一子集所快取的堆栈数据较该第二子集中所快取的资料更晚被推入。一输入端，用以从该快取存储器中指定一要求的来源资料的一地址；及至少一第一比较器，与该输入端连结，用以对该地址和在该储存元件的该第一子集所快取的该资料中的一个或多个地址进行比较，其中，若根据比较结果该地址命中于该第一子集，该快取存储器将于一第一时脉周期数中，从该第一子集提供该来源资料；且若根据比较结果该地址未命中于该第一子集时，该快取存储器将于一第二时脉周期数中，提供该来源资料，其中该第一时脉周期数和该第二时脉周期数不相同。7.如权利要求6所述的可变延滞时间堆栈快取存储器，其特征是，若经该比较，该地址未命中于该第一子集，且若该地址命中于该第二子集，则该快取存储器将于一第二时脉周期数中，从该第二子集提供该来源资料。8.如权利要求6所述的可变延滞时间堆栈快取存储器，其特征是，该地址包含下列可能变化的至少一种一虚拟地址和一下载指令的一来源地址。9.如权利要求8所述的可变延滞时间堆栈快取存储器，其特征是，更包含一第二输入端，与该复数个储存元件相连结，用以从该快取存储器所指定来的该来源资料中指定一实体地址。10.如权利要求9所述的可变延滞时间堆栈快取存储器，其特征是，更包含至少一第二比较器，与该第二输入连结，用以对该实体地址和在该储存元件的该第一子集中所快取的该数据的一个或多个实体地址进行比较。11.如权利要求10所述的可变延滞时间堆栈快取存储器，其特征是，更包含一输出，与该至少一第一和第二比较器连结，用以当该快取存储器根据该比较，从该第一子集提供该来源资料，且该第二至少一比较器显示该实体地址未与任何于该储存元件的该第一子集中所快取...

【专利技术属性】
技术研发人员：罗尼虎克，
申请(专利权)人：智权第一公司，
类型：发明
国别省市：US[美国]