非易失性半导体存储装置的基准电流生成电路制造方法及图纸

提供一种非易失性半导体存储装置的基准电流生成电路，其中，基准电流生成电路具有镜比不同的多个电流镜电路，根据流过上述基准存储单元的电流生成多个基准电流。多个检测放大器，根据由基准电流生成电路生成的基准电流检测流过所选择的存储单元的电流。

【技术实现步骤摘要】

本专利技术涉及，存储例如多值数据的NOR型非易失性半导体存储装置，特别是涉及应用于其检测放大器(也称为“读出放大器”)的基准电流生成电路。
技术介绍
正在开发各种例如由EEPROM单元构成的可一并电擦除的非易失性半导体存储装置(以下称其为快闪存储器)。例如，NOR型的快闪存储器的读出及验证动作，通过由检测放大器比较所选择的存储单元和基准存储单元中流过的电流而执行(例如，日本专利申请特开2004-103211号公报；B.Pathank等人，A 1.8V 64Mb 100MHz FlexibleRead While Write Flash Memory，2001，IEEE InternationalSolid-State Circuits Conference)。这种方式称为电流比较型检测(sense，也称为读出)方式。作为电流比较型检测方式，公知的有将基准电流Iref直接供给到检测放大器的输入端的Iref直连方式和将基准电流Iref经电流镜电路供给到检测放大器的输入端的Iref镜方式两种。Iref直连方式使用多个基准存储单元。各基准存储单元的阈值电压不是一定的，而是具有偏差的。因此本文档来自技高网...

【技术保护点】
一种非易失性半导体存储装置，包括：至少一个基准存储单元；以及具有多个电流镜电路的基准电流生成电路，上述基准电流生成电路，根据流过上述基准存储单元中的电流，由多个上述电流镜电路生成多个基准电流，供给检测放大器。

【技术特征摘要】
JP 2005-4-12 2005-1147471.一种非易失性半导体存储装置，包括至少一个基准存储单元；以及具有多个电流镜电路的基准电流生成电路，上述基准电流生成电路，根据流过上述基准存储单元中的电流，由多个上述电流镜电路生成多个基准电流，供给检测放大器。2.如权利要求1所述的非易失性半导体存储装置，其中多个上述电流镜电路的镜比各自不同。3.如权利要求2所述的非易失性半导体存储装置，其中多个上述电流镜电路包含多个第1电流镜电路和多个第2电流镜电路，多个上述第1电流镜电路在从存储单元读出数据时生成多个基准电流，多个上述第2电流镜电路在向上述存储单元写入数据时生成多个基准电流。4.如权利要求1所述的非易失性半导体存储装置，其中多个上述电流镜电路具有彼此相等的镜比。5.如权利要求4所述的非易失性半导体存储装置，包括在多个上述电流镜电路的各自的一个输入端上连接的多个基准存储单元，多个上述基准存储单元分别具有互不相同的阈值电压。6.如权利要求5所述的非易失性半导体存储装置，其中多个上述基准存储单元具有多个第1基准存储单元和多个第2基准存储单元，多个上述第1基准存储单元分别具有用来从存储单元读出数据的阈值电压，多个上述第2基准存储单元分别具有用来向存储单元写入数据的阈值电压。7.如权利要求6所述的非易失性半导体存储装置，其中上述存储单元构成NOR型快闪存储器。8.如权利要求6所述的非易失性半导体存储装置，其中上述检测放大器包含用来从上述存储单元读出数据的第1检测放大器和在向上述存储单元写入数据时用来对写入到存储单元的数据进行验证的第2检测放大器。9.一种非易失性半导体存储装置，包括设定了不同阈值电压的多个基准存储单元；从上述多个基准存储单元中选择一个基准存储单元的选择电路；对流过利用上述选择电路选择的上述一个基准存储单元的基准电流和流过所选择的存储单元的电流进行比较的检测放大器。10.如权利要求9所述的非易失性半导体存储装置，其中上述多个基准存储单元包含多个第1基准存储单元和多个第...

【专利技术属性】
技术研发人员：本多泰彦，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]