【技术实现步骤摘要】
本专利技术涉及半导体存储器设备，并且特别地涉及包含用于与外部设备传输信息的多个端口的半导体存储器设备。
技术介绍
多数存储器设备例如随机存取存储器(RAM)仅包括用于和外部芯片组之间传输数据的一个端口。所述端口由多个输入/输出(I/O)引脚构成。所述包括单个端口的存储器设备使用并行I/O接口，该并行I/O接口分别通过连接到所述多个I/O引脚的多个数据线并发地传输多位数据。所述I/O接口使用用于通过数据线传输数据的数据传输方案，每条数据线连接在两个设备之间。所述数据线使用总线来传输信号，例如地址信号、数据信号和控制信号。所述并行I/O接口提供高数据处理速度，因为其能够通过多个数据线同时地传输多位数据。因此，所述并行I/O接口广泛用于需要高速的短距离传输。然而，由于所述并行I/O接口包含大量总线，因此在长距离之间执行数据传输时数据传输的花费增加。由于所述单个端口的限制，因此独立地配置了多个存储器设备使其能够在多媒体系统的硬件条件下支持各种多媒体功能。当为特定功能执行操作时，用于另一功能的操作不能并发地执行。考虑到所述并行I/O接口的缺点，作出了把并行I/O接口转换为串行I/O接口的许多尝试。此外，考虑到具有其它串行I/O接口的装置的兼容性扩展，需要所述半导体存储器设备在I/O环境中转变为串行I/O接口。此外，用于音频和视频的设备装置被嵌入到例如高清晰度电视(HDTV)和液晶显示器(LCD)TV的显示设备中。因为这些家用电器设备需要独立的数据处理，因此需要使用多个端口的具有串行I/O接口的多端口存储器设备。具有串行I/O接口的传统多端口存储器设备包括用于处理...
【技术保护点】
一种半导体存储器设备，包括：多个端口，被配置为执行与外部设备之间的串行输入／输出（Ｉ／Ｏ）数据通信；多个存储库，被配置为执行与所述端口之间的并行Ｉ／Ｏ数据通信；全局数据总线，被配置为在所述存储库和所述端口之间传输信号 ；测试模式确定器，被配置为通过响应于测试模式控制信号产生测试模式使能信号，来确定所述半导体存储器的操作模式；测试Ｉ／Ｏ控制器，被配置为在端口测试模式期间，响应于测试模式使能信号，来利用所述端口发送和接收测试信号；以及 多个选择器，其中每个选择器被配置为接收从相应端口串行输出的测试信号，并且将所述测试信号反馈给所述相应端口。
【技术特征摘要】
KR 2005-9-29 90917/05;KR 2006-4-11 32946/061.一种半导体存储器设备，包括多个端口，被配置为执行与外部设备之间的串行输入/输出(I/O)数据通信；多个存储库，被配置为执行与所述端口之间的并行I/O数据通信；全局数据总线，被配置为在所述存储库和所述端口之间传输信号；测试模式确定器，被配置为通过响应于测试模式控制信号产生测试模式使能信号，来确定所述半导体存储器的操作模式；测试I/O控制器，被配置为在端口测试模式期间，响应于测试模式使能信号，来利用所述端口发送和接收测试信号；以及多个选择器，其中每个选择器被配置为接收从相应端口串行输出的测试信号，并且将所述测试信号反馈给所述相应端口。2.根据权利要求1所述的半导体存储器设备，其中所述操作模式包括用于测试所述端口的操作的端口测试模式和用于在所述外部设备和所述存储库之间的数据通信的正常操作模式。3.根据权利要求2所述的半导体存储器设备，其中所述全局数据总线包括第一数据总线，用于把来自所述端口的第一信号发送到所述存储库；以及第二数据总线，用于把来自所述存储库的第二信号发送到所述端口。4.根据权利要求3所述的半导体存储器设备，还包括多个第一衬垫，被配置为用于服务所述串行/I/O数据通信，以及多个第二衬垫，被配置为用于服务所述并行I/O数据通信。5.根据权利要求4所述的半导体存储器设备，其中每个所述第一衬垫包括第一接收衬垫，用于以串行方式接收外部输入信号，并且把所述接收到的外部输入信号发送到所述选择器；以及第一发送衬垫，用于以串行方式接收从所述端口输出的输出信号，并且把所述接收到的输出信号输出到所述外部设备。6.根据权利要求5所述的半导体存储器设备，其中在端口测试模式期间，每个所述端口串行化通过所述第二数据总线发送的所述测试信号，并且将所述被串行化的测试信号发送到所述第一发送衬垫。7.根据权利要求6所述的半导体存储器设备，其中在端口测试模式期间，所述选择器接收从所述端口提供的所述被串行化的测试信号和通过所述第一接收衬垫输入的所述外部输入信号，响应于所述测试模式使能信号来选择所述被串行化的测试信号。8.根据权利要求7所述的半导体存储器设备，其中每个所述第二衬垫包括第二接收衬垫，用于并行地接收所述测试信号，并且将所述接收到的测试信号发送到所述测试I/O控制器；以及第二发送衬垫，用于把从所述测试I/O控制器输出的测试信号发送到所述外部设备。9.根据权利要求8所述的半导体存储器设备，其中所述测试I/O控制器响应于所述测试模式使能信号来把通过所述第二接收衬垫输入的所述测试信号发送到所述第二数据总线。10.根据权利要求8所述的半导体存储器设备，其中所述测试I/O控制器响应于所述测试模式使能信号来把通过所述第一数据总线而来自所述端口的所述测试信号发送到所述第二发送衬垫。11.根据权利要求8所述的半导体存储器设备，其中所述测试I/O控制器包括测试信号输入单元，用于响应于所述测试模式使能信号来把通过所述第二接收衬垫输入的所述测试信号发送到所述第二数据总线；以及测试信号输出单元，用于响应于所述测试模式使能信号来把通过所述第一数据总线而来自所述端口的所述测试信号发送到所述第二发送衬垫。12.根据权利要求11所述的半导体存储器设备，其中所述测试信号输入单元包括接收器，用于通过所述第二接收衬垫接收所述测试信号；对准器，用于与内部时钟同步地对准来自所述接收器的所述测试信号；以及驱动器，用于把来自所述对准器的所述测试信号发送到所述第二数据总线。13.根据权利要求12所述的半导体存储器设备，其中所述内部时钟具有和外部时钟基本相同的相位。14.根据权利要求12所述的半导体存储器设备，其中所述内部时钟是通过修改外部时钟的相位和周期而产生的。15.根据权利要求11所述的半导体存储器设备，其中所述测试信号输出单元包括接收器，用于通过所述第一数据总线接收所述测试信号；对准器，用于与内部时钟同步地对准来自所述接收器的所述测试信号；以及驱动器，用于把来自所述对准器的所述测试信号发送到所述第二发送衬垫。16.根据权利要求15所述的半导体存储器设备，其中所述内部时钟具有与外部时钟基本相同的相位。17.根据权利要求15所述的半导体存储器设备，其中所述内部时钟是通过修改外部时钟的相位和周期而产生的。18.根据权利要求17所述的半导体存储器设备，其中在端口测试模式期间，每个所述端口解串行化从一个所述选择器中输入的测试信号，并且把所述被解串行化的测试信号并行地发送到所述第一数据总线。19.根据权利要求18所述的半导体存储器设备，其中每个所述端口包括采样器，用于采样从所述选择器输入的测试信号；解串行化装置，用于解串行化由所述采样器采样的测试信号；输出单元，用于把所述被解串行化的测试信号发送到所述第一数据总线；锁存器单元，用于锁存通过所述第二数据总线并行发送的测试信号；串行化装置，用于串行化被锁存在所述锁存器单元中的测试信号；以及驱动器，用于把所述被串行化的测试信号输出到所述第一发送衬垫。20.根据权利要求19所述的半导体存储器设备，其中所述端口还包括时钟产生器，被配置为产生用于控制所述端口的I/O定时的内部时钟。21.根据权利要求20所述的半导体存储器设备，其中所述时钟产生器基于外部参考时钟产生所述内部时钟。22.根据权利要求3所述的半导体存储器设备，其中每个所述存储库包括输出驱动器，用于在端口测试模式期间，响应于所述测试模式使能信号来阻止所述第二信号被发送到所述第二数据总线。23.根据权利要求22所述的半导体存储器设备，其中所述输出驱动器在端口测试模式期间，响应于所述测试模式使能信号而处于高阻抗状态。24.根据权利要求22所述的半导体存储器设备，其中所述输出驱动器在正常操作模式期间把所述第二信号发送到所述第二数据总线。25.根据权利要求4所述的半导体存储器设备，其中所述测试模式控制信号通过所述第二衬垫中的一个而被输入。26.根据权利要求4所述的半导体存储器设备，其中所述测试模式控制信号通过所述第一衬垫中的一个而被输入。27.根据权利要求4所述的半导体存储器设备，还包括第三衬垫，用于接收所述测试模式控制信号。28.根据权利要求3所述的半导体存储器设备，其中所述端口具有与所述第一数据总线所分配的相同数目的数据线。29.根据权利要求3所述的半导体存储器设备，其中所述端口具有与所述第二数据总线所分配的相同数据的数据线。30.一种半导体存储器，包括多个第一衬垫，被配置为提供串行输入/输出(I/O)数据通信；多个第二衬垫，被配置为提供并行I/O数据通信；多个端口，被配置为执行与外部设备之间的串行I/O数据通信；多个存储库，被配置为执行与所述端口之间的并行I/O数据通信；第一数据总线，被配置为把来自所述端口的第一信号发送到所述存储库；第二数据总线，被配置为把来自所述存储库的第二信号发送到所述端口；测试模式确定器，被配置为响应于测试模式控制信号来产生测试模式使能信号和端口选择信号；测试I/O控制器，被配置为在端口测试模式期间，响应于测试模式使能信号来利用所述端口发送和接收测试信号；以及多个选择器，其中每个选择器被配置为响应于端口选择信号来接收从相应端口串行输出的测试信号，并且将所述测试信号反馈给所述相应端口。31.根据权利要求30所述的半导体存储器设备，其中每个所述第一衬垫包括第一接收衬垫，用于以串行方式接收外部输入信号，并且把所述接收到的外部输入信号发送到所述选择器中的一个；以及第一发送衬垫，用于以串行方式接收从所述端口输出的输出信号，并且把所述接收到的输出信号输出到所述外部设备。32.根据权利要求31所述的半导体存储器设备，其中在端口测试模式期间，每个所述端口串行化通过所述第二数据总线发送的所述测试信号，并且将所述被串行化的测试信号发送到所述第一发送衬垫。33.根据权利要求32所述的半导体存储器设备，其中在端口测试模式期间，每个所述选择器接收从所述端口提供的所述测试信号和通过所述第一接收衬垫输入的所述外部输入信号，响应于端口选择信号来选择测试信号。34.根据权利要求31所述的半导体存储器设备，其中每个所述第二衬垫包括第二接收衬垫，用于并行地接收所述测试信号，并且将所述接收到的测试信号发送到所述测试I/O控制器；以及第二发送衬垫，用于把从所述测试I/O控制器输出的测试信号发送到所述外部设备。35.根据权利要求34所述的半导体存储器设备，其中所述测试I/O控制器响应于所述测试模式使能信号来把通过所述第二接收衬垫输入的所述测试信号发送到所述第二数据总线。36.根据权利要求34所述的半导体存储器设备，其中所述测试I/O控制器响应于所述测试模式使能信号来把通过所述第一数据总线而来自所述端口的所述测试信号发送到所述第二发送衬垫。37.根据权利要求34所述的半导体存储器设备，其中所述测试I/O控制器包括测试信号输入单元，用于响应于所述测试模式使能信号来把通过所述第二接收衬垫输入的所述测试信号发送到所述第二数据总线；以及测试信号输出单元，用于响应于所述测试模式使能信号来把通过所述第一数据总线而来自所述端口的所述测试信号发送到所述第二发送衬垫。38.根据权利要求37所述的半导体存储器设备，其中所述测试信号输入单元包括接收器，用于通过所述第二接收衬垫接收所述测试信号；对准器，用于对准来自所述接收器的所述测试信号；以及驱动器，用于把来自所述对准器的所述测试信号发送到所述第二数据总线。39.根据权利要求31所述的半导体存储器设备，其中在端口测试模式期间，所述端口串行化通过所述第二数据总线从所述测试I/O控制器输入的所述测试信号，并且把所述被串行化的测试信号发送到所述第一发送衬垫。40.根据权利要求30所述的半导体存储器设备，其中在端口测试模式期间，每个所述端口解串行化从一个所述选择器中输入的测试信号，并且把所述被解串行化的测试信号并行地发送到所述第一数据总线。41.根据权利要求40所述的半导体存储器设备，其中每个所述端口包括采样器，用于采样从所述一个选择器输入的测试信号；解串行化装置，用于解串行化由所述采样器采样的测试信号；输出单元，用于把所述被解串行化的测试信号发送到所述第一数据总线；锁存器单元，用于锁存通过所述第二数据总线并行发送的测试信号；串行化装置，用于串行化被锁存在所述锁存器单元中的测试信号；以及驱动器，用于把所述被串行化的测试信号输出到所述第一发送衬垫。42.根据权利要求41所述的半导体存储器设备，其中每个所述端口还包括时钟产生器，被配置为产生用于控制所述端口的I/O定时的内部时钟。43.根据权利要求42所述的半导体存储器设备，其中所述时钟产生器基于外部参考时钟产生所述内部时钟。44.根据权利要求31所述的半导体存储器设备，其中所述存储库包括输出驱动器，用于在端口测试模式期间，响应于所述测试模式使能信号来阻止所述第二信号被发送到所述第二数据总线。45.根据权利要求44所述的半导体存储器设备，其中所述输出驱动器在端口测试模式期间，响应于...
【专利技术属性】
技术研发人员：都昌镐，李在真，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。