一种非挥发静态随机存取存储单元，其特征在于以二元或者二元以上的多元金属氧化物作为非挥发存储介质，由一个传统的六管ＳＲＡＭ、一个存储电阻以及一个参考电阻构成；其中，存储电阻的下电极与ＳＲＡＭ的一个上拉ｐｍｏｓ管的源端耦连，上电极与电源线耦连；由一ｎｍｏｓ选通管与存储电阻串联，该选通管栅极与该上拉ｐｍｏｓ管栅极耦连，漏端与存储电阻的下电极耦连，源端引入一个用于对存储电阻进行操作的信号；参考电阻的一端与ＳＲＡＭ的另一个上拉ｐｍｏｓ管的源端耦连，另一端与电源线耦连。
【技术实现步骤摘要】
本专利技术属于集成电路
，具体涉及一种采用金属氧化物作为存储介质的非挥发SRAM及其存储操作方法以及采用这种非挥发SRAM的在FPGA器件中的应用。
技术介绍
静态随机存取存储器(static random access memory，简称SRAM)是一种具有静态存取功能的内存，不需要刷新电路即能保存它内部存储的数据。SRAM具有较高的性能，突出表现在速度快，节能，不必配合内存刷新电路，可提高整体的工作效率。但是SRAM也有它的缺点，如它的集成度较低。此外，SRAM最大的缺陷就是掉电后存储信息会丢失，称为易失性或挥发性。非挥发SRAM(NVSRAM)结合了SRAM与非挥发存储器的优点，适用于要求连续高速数据写入且确保非易失数据绝对安全的场合，应用领域广泛，例如网络通讯类(路由器、高端交换机、防火墙等)；打印设备类(打印机、传真机、扫描仪)；工业控制类(工控板、铁路/地铁信号控制系统、高压电继电器等)；汽车电子类(行驶记录仪等)；医疗设备(如彩超)；服务器类(Redundant Arrays of Inexpensive Disks服务器)。最近电阻随机存储器(resistive random access memory，简称为RRAM)因为其高密度、低成本、可突破技术代发展限制的特点引起高度关注，所使用的材料有相变材料[1]、掺杂的SrZrO3[2]、铁电材料PbZrTiO3[3]、铁磁材料Pr1-xCaxMnO3[4]、二元金属氧化物材料[5]、有机材料[6]等。这其中CuxO可用作存储介质的特性已被证实[7]。图1是已被报道的基于相变存储器的NVSRAM的结构，原理和操作流程[8]。相变材料在电或热等形式的能量作用下，可在多晶和非晶两相间发生可逆转变，相应地，电阻在低阻和高阻间发生可逆变化，从而可用于信息1或0的存储。掉电时SRAM中的信息写入到PCM中，上电时恢复至SRAM。即在存储(store)和初始化(initialize)阶段对相变材料进行编程。图2是已被报道的电阻存储单元的I-V特性曲线的示意图[7]，(a)是采用极性不同的电压进行高阻和低阻间转换情形，曲线201表示起始态为高阻的IV曲线，电压扫描方向如箭头所示，当电压从0开始向正向逐渐增大到VT1时，电流会突然迅速增大，表明存储电阻从高阻突变成低阻状态，示意图中电流增大不是无限制的，而是受回路中电流限制元件的约束，到达最大值(以下称为钳制值)后不再随电压增加而增加。曲线200表示起始态为低阻的状态，当电压由0向负向逐渐增大到VT2时，电流会突然迅速减小，表明存储电阻从低阻突变成高阻状态。高阻和低阻分别代表不同的数据状态，这种改变是多次可逆的，由此可实现数据存储。(b)是采用极性相同的电压来进行高阻和低阻转换的情形，曲线201和202分别表示采用正向电压使存储电阻由高阻向低阻转换和由低阻向高阻转换的过程，而203和200分别表示采用负向电压使存储电阻由高阻向低阻转换和由低阻向高阻转换的过程。现场可编程逻辑阵列(Field Programmable Logic Arrays)是技术和市场双重作用下的产物，它较之ASIC具有开发周期短、可靠性高、市场风险低的优点；随着半导体工艺技术的发展，FPGA的上述优势使得它不仅作为硬件仿真手段，而且在一些柔性的领域(如程控交换机、重配置硬件系统)[9]正取代ASIC发挥着越来越大的作用。FPGA的逻辑单元阵列LCA(Logic Cell Array)一般包括了三个主要的可构造元素可配置逻辑模块CLB(Configuration Logic Blocks)、输入/输出模块IOB(Input/Output Blocks)和可编程互连资源。如图3所示[10]。模块101表示CLB，主要部件为组合逻辑功能块，触发器和多路开关。组合逻辑功能块是以查找表(Look Up Table，简称LUT)的结构来完成逻辑函数输出，可构成各种组合逻辑，触发器具有记忆功能，多路开关提供了电路的多种组合。模块102表示IOB，IOB分布在器件的四周，它提供了器件外部和内部逻辑之间的连接，主要由触发器、输入缓冲器和输出触发/锁存器、输出缓冲器组成。模块103表示可编程互联资源开关矩阵，提供了把这些可构造元素的输入输出连接在适当网络上的途径。用户设计的编程逻辑功能和互联均由存储在内部静态存储单元的配置数据决定，该配置数据存储在外部的存储单元中，如E2PROM，EPROM，ROM以及软盘，硬盘等。现有的大多数商用FPGA都是基于SRAM架构进行编程的，这取决于SRAM自身特点[11]，但它的最大的缺陷就是掉电后存储信息会丢失，称为易失性或挥发性，这虽可以通过外置非易失或非挥发存储器件(如EPROM)，在每次工作时重新装载编程信息来解决[12]，但这不仅消耗硬件资源，而且带来的另一个问题就是编程信息的保密性。这就使得研究关于内置式且非挥发的FPGA成为可能和必要。目前已经有了基于SRAM编程且片上集成了E2PROM或者FLASH非挥发器件的FPGA产品，如LATTICE公司的ispXPGA系列、ACTEL公司的ProASIC系列。但是由于上述存储器件工作电压高、功耗大和不耐辐射从而限制了它们的使用范围。也有应用其他非挥发存储介质作为编程单元的FPGA，如硫化亚铜[13]。它的工作原理类似熔丝型可编程逻辑器件，通过在硫化亚铜两端加电压对其编程，实现通、断两态的转换。但与一般熔丝型可编程逻辑器件不同，该FPGA器件可多次编程，重复使用。它的编程电压约为1V，编程电流为1.5-2.5mA，转换速度5-32us，可重复编程1000次以上。非挥发SRAM结合了SRAM与非挥发存储器的优点，适用于要求连续高速数据写入且确保非易失数据绝对安全的应用，恰好满足FPGA内置式且非挥发的要求。目前已有关于采用NVSRAM编程的FPGA的报道，如基于铁电的NVSRAM[14]。铁电FPGA具有低电压，低功耗，无需外置非挥发存储器等优点。但由于铁电材料自身的特点，导致其制造工艺复杂，造成铁电FPGA成本相对较高，并且随技术代向小特征尺寸延伸的速度慢。鉴于此，需要进一步研究和开发一种成本低廉，性能优越的NVSRAM，该NVSRAM采用的非挥发存储介质需满足低编程功耗，高兼容性，高可靠性等要求。
技术实现思路
本专利技术的目的在于提供一种以金属氧化物为存储介质的NVSRAM单元，并提出相应的操作方法。还提供一种应用这种NVSRAM作为编程单元的FPGA。本专利技术提出的NVSRAM单元，以二元或者二元以上的多元金属氧化物作为非挥发存储介质，由一个传统的六管SRAM、一个存储电阻以及一个参考电阻构成；其中，存储电阻的下电极与SRAM的一个上拉pmos管的源端耦连，上电极与电源线耦连；由一nmos选通管与存储电阻串联，该选通管栅极与该上拉pmos管栅极耦连，漏端与存储电阻的下电极耦连，源端引入一个用于对存储电阻进行操作的信号；参考电阻的一端与SRAM的另一个上拉pmos管的源端耦连，另一端与电源线耦连。具体工作时，在写操作前要先将存储电阻复位至初始状态，然后方可对NVSRAM进行读写操作。电源正常供电时，存储电阻状态保持；若电源监视电路检测到电源掉电，则操作信本文档来自技高网...
【技术保护点】
一种非挥发静态随机存取存储单元，其特征在于以二元或者二元以上的多元金属氧化物作为非挥发存储介质，由一个传统的六管ＳＲＡＭ、一个存储电阻以及一个参考电阻构成；其中，存储电阻的下电极与ＳＲＡＭ的一个上拉ｐｍｏｓ管的源端耦连，上电极与电源线耦连；由一ｎｍｏｓ选通管与存储电阻串联，该选通管栅极与该上拉ｐｍｏｓ管栅极耦连，漏端与存储电阻的下电极耦连，源端引入一个用于对存储电阻进行操作的信号；参考电阻的一端与ＳＲＡＭ的另一个上拉ｐｍｏｓ管的源端耦连，另一端与电源线耦连。
【技术特征摘要】
1.一种非挥发静态随机存取存储单元，其特征在于以二元或者二元以上的多元金属氧化物作为非挥发存储介质，由一个传统的六管SRAM、一个存储电阻以及一个参考电阻构成；其中，存储电阻的下电极与SRAM的一个上拉pmos管的源端耦连，上电极与电源线耦连；由一nmos选通管与存储电阻串联，该选通管栅极与该上拉pmos管栅极耦连，漏端与存储电阻的下电极耦连，源端引入一个用于对存储电阻进行操作的信号；参考电阻的一端与SRAM的另一个上拉pmos管的源端耦连，另一端与电源线耦连。2.根据权利要求1所述的非挥发静态随机存取存储单元，其特征在于与存储电阻耦连的选通管的栅极信号无需外加，由电路内部信号提供。3.根据权利要求1所述的非挥发静态随机存取存储单元，其特征在于存储电阻既可通过同相电压编程，也可通过反相电压编程。4.根据权利要求1所述的非挥发静态随机存取存储单元，其特征在于所述的金属氧化物为铜的氧化物、钛的氧化物、镍的氧化物、锆的氧化物、铝的氧化物、铌的氧化物或者钽的氧化物，或者为SrZrO3、PbZrTiO3或者Pr1-xCaxMnO3，0...
【专利技术属性】
技术研发人员：林殷茵，陈邦明，李莹，傅秀峰，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。