【技术实现步骤摘要】
本专利技术大致涉及非易失性存储设备，更具体地涉及NAND型设备。
技术介绍
在读取或校验操作过程中非易失性NAND存储阵列的单元的编程或擦除 状态的评估时间通常在设备的晶片上测试(test on wafer)阶段期间被确定，或 者由已知的板上微控制器在该设备通电时通过执行所存储的自配置程^{戈石马以 及预先确定的配置itt设定。一种用于NAND存储设备的读取(评估)操作的典型的电路图在图1中 被描绘。该方案试图将与位线BL相连的电容充电至肿寺定的读取电压VI。参考图1 的图示以及图2的相对定时图，在时刻Tl，开关SW1打开，从而让位线BL 充电到读取电压V1。同时，所选择的单元所属的NAND串M31fi^軒马电路被 激舌，该fi^科马电路在电学上M51图1的开关SW2和相对电流发生器Icell来表示。'假设流过单元串的电流是恒定的并且仅仅取决于所选择的单元的阈值电压 和所选择的字线WL的电压，那么该电流发生器Icell开始使位线BL在时刻Tl放电。因此，位线BL上的电压根据以下公式展开VBL(t)=Vl-ICell*Teva]/CBL (1)评估时间间隔由以下公...
【技术保护点】
一种确定非易失性ＮＡＮＤ存储设备的单元行和列阵列的单元的编程或擦除状态的评估时间（Ｔｅｖａｌ）的方法，其中该单元通过能以特定的读取电压电平充电的字线和位线单独可寻址，从以读取充电电压（Ｖ１）对所述单元的位线进行充电的时刻开始经过该评估时间，检测电路评定该单元的状态以便在存储设备的输出端上产生特定的读取数据，该方法包括以下步骤：在设备的晶片上测试阶段（ＥＷＳ）期间或者重复地在完成的存储设备的操作期间只此一次地根据至少位线的所述读取充电电压（Ｖ１）、读取判定电压（Ｖ２）和通过单元的特定的放电电流（Ｉｃｅｌｌ）确定每个存储设备的所述评估时间（Ｔｅｖａｌ）。
【技术特征摘要】
EP 2006-9-13 06425631.61、一种确定非易失性NAND存储设备的单元行和列阵列的单元的编程或擦除状态的评估时间(Teval)的方法，其中该单元通过能以特定的读取电压电平充电的字线和位线单独可寻址，从以读取充电电压(V1)对所述单元的位线进行充电的时刻开始经过该评估时间，检测电路评定该单元的状态以便在存储设备的输出端上产生特定的读取数据，该方法包括以下步骤在设备的晶片上测试阶段(EWS)期间或者重复地在完成的存储设备的操作期间只此一次地根据至少位线的所述读取充电电压(V1)、读取判定电压(V2)和通过单元的特定的放电电流(Icell)确定每个存储设备的所述评估时间(Teval)。2、 如权利要求1所述的方法，其特征在于包括以下步骤 ffl3i测量存储阵列的多个预定义的位线的电容来确定存储阵列的单个位线的平均电容值(CB1>根据位线的所述平均电容值(CBl)确定每个存储设备的所述评估时间 (Teval)。3、 根据权利要求1所述的方法，其中在从通电阶段中选择的存储设备的 操作阶段和在擦除或编程或读取操作开始时确定所述评估时间(Teval)。4、 根据权利要求2所述的方法，包括以下步骤 测量存储阵列的偶数或奇数个位线的总电条通过将所测量的电容除以并行地被充电到所述读取充电电压(VI)的偶 数或奇数个位线的数量来确定位线的所述平均电容值(Cbl)。5、 如权利要求4的方法，包括以下步骤M31将存储阵列的所有偶数或所述奇数个位线与公用地线并联连接来使存 储阵列的所有偶数^0f述奇数个位线偏置；通过经由辅助电阻(R3)将所述公用线与存储设备的电源干线连接来并 ^亍i&X^所述位线进行充电；比较所述公用线上的电压与参考电压(V，)；观糧用于在所述公用线战到等于所述参考电压(v，)的顿的所述位线的充电时间(T);根据所述辅助电阻(R3)的所述充电时间(T)和所述参考电压(V鹏) 计算所述位线的总电容。6、 如禾又利要求4的方法，包括以下步骤M31将存储阵列的所有偶数或奇数个位线与公用地线并联连接来使存储阵列的所有偶数或奇数个位线偏置；通过将所述公用线与特定的电流(1，)的恒定电流发生器连接来并行地 对所述位线进行充电；比较所述公用线上的电压与参考电压(V，)；测量用于在所述公用线上达到等于所述参考电压(v，)的电压的所述位线的充电时间(T);根据所述辅助电阻(R3)的所述充电时间(T)和所述参考电压(V，) 计算所述位线的总电容。7、 如禾又利要求3的方法，其中所述存储设备包括附加的虚拟位线存储单元，该方&^括以下步骤以所述读取充电电压(VI) 4i^述^J以位线中的至少一个偏置； 以所述特定的预先确定的放电电流(Icell)对所述^f以位线进行放电； 通^测量所述虚拟位线从所述读取充电电压(VI)放电到所述读取判定电压电平(V2)所需的时间来确定所述评估时间(Teval)。8、 一种确定非易失性NAND存储设备的单元行和列阵列的单元的编程或 擦除状态的读取充电电压(VI)和读取判定电压(V2)之差的方法，其中该 单元ffl31能以特定的读取电压电平充电的字线和位线单独可寻址，该存储设备 包括检测电路，该检测电路适于在从以读取充电电压(VI)对所述单元的位线 进行充电的时刻开始经过评估时间(Teval)时评定单元的状态，以便在存储设 备的输出端上产生特定的读取数据，该方法包括确定每个存储设备的所述评估 时间(Teval)的步骤，其特征在于，该方法包括在设备的晶片上测试阶段(EWS)期间或者重 复地在完成的存储设备的操作期间只此一次地根据所述评估时间(Teval)和通 过单元的特定的放电电流(Icell)确定读取充电电压(VI)和读取判定电压(V2) 之间的所述电压差(Vl-V2)的步骤。9、 如权利要求8的方法，其特征在于包括以下步骤 il51测量存储阵列的多个预定义的位线的电容来确定存储阵列的单个位线的平均电容值(cBI>根据位线的所述平均电容值(Ca)确定^^存储设备的所述电压差(VI-V2)。10、 根据权利要求8的方法，其中在,Affi电阶段中选择的存储设备的操作阶段和在擦除或编程或读,作开始时确定所述电压差(Vl-V2)。11、 根据权利要求9所述的方法，包括以下步骤.-测量存储阵列的偶数或奇数个位线的总电条通过将所测量的电容除以并行地被充电到所述读取充电电压(VI)的偶 数或奇数个位线的数量来确定位线的所述平均电容值(Ce。。12、 如权利要求ll的方法，包括以下步骤ffi31将存储阵列的所有偶数或所述奇数个位线与公用地线并联连接来使存储阵列的所有偶数^^f述奇iH^位线偏置；通过经由辅助电阻(R3)将...
【专利技术属性】
技术研发人员：L克里帕，R拉瓦西奥，R米彻洛尼，
申请(专利权)人：意法半导体股份有限公司，海力士半导体有限公司，
类型：发明
国别省市：IT[意大利]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。