一种可实现高速写和窗口写的低功耗SRAM电路结构设计制造技术

本发明专利技术提供了一种可实现高速写和窗口写的低功耗ＳＲＡＭ电路结构，其特征在于，包括：高速写控制部件，用于锁存写入的数据，使得输入数据由串行转换成并行，实现高速写；ＳＲＡＭ存储单元阵列部件，用来存放数据；行译码部件，用来进行行译码，根据行地址译码的结果得到相应的行；列译码部件，用来进行列译码，根据列地址译码的结果得到相应的列。由于本电路采用了锁存器电路，写入的数据先写到锁存器电路中，在一行写完后，再一次性地写入ＳＲＡＭ存储单元阵列部件中，这样就会提高了写ＳＲＡＭ的速度；另外，高速写控制部件的特殊结构也使得本电路很容易实现窗口写操作；由于每行只进行一次写ＳＲＡＭ存储器阵列的操作，所以每行只需要对位线（ｂｉｔ　　ｌｉｎｅ）和位线非（ｂｉｔ　　ｌｉｎｅ）预充电一次，因此显著降低了写ＳＲＡＭ的功耗。

【技术实现步骤摘要】

SRAM是一种阵列式存储数据，并能随时写入、随时读出任意行 列的电路形式，本专利技术设计的特殊结构的SRAM存储器，可以实现 高速写和窗口写，在提高写SRAM速度的同时可以显著的降低电路 功耗，因此可以用于需要存储显示数据的液晶驱动芯片以及其它类似 的电路系统中。
技术介绍
一般而言，SRAM存储器在写入数据时， 一般都是对SRAM中 的一行逐列写入， 一行写满后再写下一行，在每次的写间隔，把SRAM 的位线及与其互补的位线非预充电到逻辑高电平。图1就是利用现有技术实现的SRAM存储电路结构，它由列译 码部件51，预充电与列选择部件52， SRAM存储单元阵列部件53 和行译码部件54组成。列译码部件51根据外部送来的列地址译码得 到相应的列，并把译码结果送给预充电与列选择部件52;预充电与 列选择部件52根据列译码结果，把写入的数据送入相应的列上的位 线和位线非上，并送入SRAM存储单元阵列部件53中；行译码部件 54根据外部送来的行地址信号译码得到相应的行，并把译码结果送 给SRAM存储单元阵列部件53; SRAM存储单元阵列部件53根据 行译码结果，选中相应的行，并把该行的字本文档来自技高网...

【技术保护点】
一种可实现高速写和窗口写的低功耗ＳＲＡＭ电路结构设计，其特征在于，包括：高速写控制部件１，用于锁存写入的数据，使得输入数据由串行转换成并行，实现高速写；ＳＲＡＭ存储单元阵列部件２，写入的数据最终存放在该阵列中；行译码部件３，用来进行行译码，根据行地址译码的结果选中相应的行；列译码部件４，用来进行列译码，根据列地址译码的结果选中相应的列。

【技术特征摘要】
1、一种可实现高速写和窗口写的低功耗SRAM电路结构设计，其特征在于，包括高速写控制部件1，用于锁存写入的数据，使得输入数据由串行转换成并行，实现高速写；SRAM存储单元阵列部件2，写入的数据最终存放在该阵列中；行译码部件3，用来进行行译码，根据行地址译码的结果选中相应的行；列译码部件4，用来进行列译码，根据列地址译码的结果选中相应的列。2、 如权利要求1所述的一种可实现高速写和窗口写的低功耗 SRAM电路结构设计，其特征在于上述的高速写控制部件l (以写 入数据的位宽是16位为例，其它情况同理)，如果假设SRAM的一 行由n列组成，那么高速写控制部件1由n个重复的单元组成，用来 控制一行中的每一列实现高速写。每一列的控制电路包括，第一锁存 器部件101 第一锁存器部件116，它是16个相同的锁存器电路，数 据输入为16位的写入数据，锁存器的时钟为列译码部件4的列译码 结果，输出送到一个开关119的输入端；第二锁存器部件117...

【专利技术属性】
技术研发人员：林丰成，林昕，李家栋，王富中，
申请(专利权)人：天利半导体深圳有限公司，
类型：发明
国别省市：94[中国|深圳]