存储器的控制方法、存储系统技术方案

本发明专利技术提供一种存储器的控制方法、存储系统。其谋求在可进行单写入的存储器中缩短访问循环时间并提高数据输入输出（Ｉ／Ｏ）的数据传输率。本发明专利技术的存储器包括：将从地址输入端输入的读地址和写地址锁存的锁存电路、选择已由锁存电路锁存的读地址和写地址的任何一个作为访问地址的地址选择电路、锁存从存储单元阵列读出的读数据的读锁存电路、将从数据输入输出端输入的写数据锁存的写锁存电路、以及接收从指令输入端输入的指令并控制由地址选择电路选择的访问地址的控制电路，还设有用于控制将已由写锁存电路锁存的写数据写入被激活的存储单元的定时的控制电路。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及存储器体系结构(memory architecture),更具 体地说涉及用于改善存储器的循环时间和数据输入输出(I/O)的数 据传输率的存储系统及其控制方法。
技术介绍
将DRAM用作基本结构的PSRAM在移动电话等要求低电流消耗 和大容量(32Mb-128Mb)的设备中，正在:f又代现有的SRAM而越来 越被广泛使用。在PSRAM中，当然应降低待才几时和激活(工作)时 的电流消耗，除此而外，随着所使用设备的功能和性能的提高，近来 高速化也成为重要的项目。例如，在SRAM对应接口的非同步方式 中，开始引入循环时间为15ns-20ns的页式(page mode),进而以进 一步高速化为目标， 一般已开始采用像SDRAM那样的同步方式。在 该同步方式中，采用8或16字的成组模式(burstmode:脉冲串式) 的写入和读出按75MHz至100MHz以上的时钟脉冲进行。另一方面，根据使用设备的要求，写入除成组模式以外还有一种 只写入一个字的单写入(single write)模式。通过可编程的模式寄存 器等的切换，可以根据设备的工作来选择成组写入和单写入中的任何 一种。本文档来自技高网...

【技术保护点】
一种存储器的控制方法，该存储器具有存储单元阵列并与地址输入端和数据输入输出端连接，　　　　该控制方法的特征在于，包括：　　　　从地址输入端接收读地址的步骤、　　　　从地址输入端接收写地址的步骤、　　　　从数据输入输出端锁存要写入到上述写地址的单写入数据的步骤、　　　　将与上述读地址对应的存储单元激活的步骤、　　　　将读数据从上述被激活的存储单元输出到上述数据输入输出端的步骤、　　　　在将上述读数据输出到上述数据输入输出端期间，将与上述写地址对应的存储单元激活的步骤、以及　　　　将上述已被锁存的单写入数据写入与上述写地址对应的被激活的存储单元的步骤。

【技术特征摘要】
【国外来华专利技术】JP 2005-7-29 220445/20051.一种存储器的控制方法，该存储器具有存储单元阵列并与地址输入端和数据输入输出端连接，该控制方法的特征在于，包括从地址输入端接收读地址的步骤、从地址输入端接收写地址的步骤、从数据输入输出端锁存要写入到上述写地址的单写入数据的步骤、将与上述读地址对应的存储单元激活的步骤、将读数据从上述被激活的存储单元输出到上述数据输入输出端的步骤、在将上述读数据输出到上述数据输入输出端期间，将与上述写地址对应的存储单元激活的步骤、以及将上述已被锁存的单写入数据写入与上述写地址对应的被激活的存储单元的步骤。2. 根据权利要求1所述的控制方法，其特征在于将与上述写地址对应的存储单元激活的步骤，与上述读地址所对 应的存储单元的激活连续而开始。3. 根据权利要求1所述的控制方法，其特征在于 上述读数据是成组读数据，将读数据从上述被激活的存储单元输出到上述数据输入输出端 的步骤包括从上述被激活的存储单元中预取读数据的步骤、和 将上述预取到的读数据输出到上述数据输入输出端的步骤。4. 一种存储器的控制方法，该存储器具有存储单元阵列并与地址 输入端和数据输入输出端连接，该控制方法的特征在于，包括从上述地址输入端接收写地址的步骤、从上述数据输入输出端锁存要写入到上述写地址的单写入数据 的步骤、从上述地址输入端接收读地址的步骤、将与上述读地址对应的存储单元激活的步骤、将上述读数据从上述被激活的存储单元输出到上述数据输入输 出端的步骤、在将上述读数据输出到上述数据输入输出端期间，将与上述写地 址对应的存储单元激活的步骤、以及将上述已被锁存的单写入数据写入与上述写地址对应的被激活 的存储单元的步骤。5. 根据权利要求4所述的控制方法，其特征在于 将与上述写地址对应的存储单元激活的步骤，与上述读地址所对应的存储单元的激活连续而开始。6. 根据权利要求4所述的控制方法，其特征在于 上述读数据是成组读数据，将读数据从上述被激活的存储单元输出到上述数据输入输出端 的步骤包括从上述被激活的存储单元中预取读数据的步骤、和 将上述预取到的读数据输出到上述数据输入输出端的步骤。7. 根据权利要求4所述的控制方法，其特征在于，还包括 比较上述写地址和上述读地址的步骤、当上述写地址与上述读地址的一部分一致时，用上述已被锁存的 单写入数据置换上述读数据中的上述一致的地址的读数据的步骤。8. 根据权利要求6所述的控制方法，其特征在于，还包括 比较上述写地址和上述读地址的步骤、当上述写地址与上述读地址的一部分一致时，用上述已被锁存的 单写入数据置换上述预取到的成组读数据中的上述 一 致的地址的读 数据的步骤。9. 一种存储器的控制方法，该存储器具有存储单元阵列并与地址输入端和数据输入输出端连接，该控制方法的特征在于，包括从上述地址输入端接收第 一 写地址的步骤、从上述数据输入输出端锁存要写入到上述第 一 写地址的第 一 单 写入数据的步骤、将与上述第 一 写地址对应的存储单元激活的步骤、从上述地址输入端接收第二写地址的步骤、从上述数据输入输出端锁存要写入到上述第二写地址的第二单 写入数据的步骤、将上述已被锁存的第一单写入数据写入与上述第一写地址对应 的被激活的存储单元的步骤、将与上述...

【专利技术属性】
技术研发人员：砂永登志男，藤田典生，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]