一种多通道数据实时处理设备制造技术

本发明专利技术涉及一种多通道数据实时处理设备，该设备采用FPGA芯片，FPGA芯片设置有GT收发器模块、包文分析模块、数据检验模块、多通道选控模块、符合筛选模块、DDR读写控制模块、数据/指令响应包文选通模块和PCI

【技术实现步骤摘要】
一种多通道数据实时处理设备


[0001]本专利技术是关于一种多通道数据实时处理设备，涉及大数据采集处理


技术介绍

[0002]正电子发射计算机断层成像(Positron Emission Tomography,PET)是一种先进的核医学成像技术。PET是一种核医学分子成像技术，也是一种功能成像技术。一些其他的成像技术，例如计算器断层成像(Coumputed Tomography,CT)和核磁共振(Nuclear Magnetic Resonance Imaging,MRI)为解剖成像方法，它们主要利用生物体组织密度不同或者组织中的水分子密度不同成像。PET图像与其他核医学图像不同，不仅具有较高的分辨率，它还与CT和MRI等以反映组织密度信息为主的断层图像不同，是一种排除了组织密度影响的断层图像。又因为PET使用的示踪剂能参与生物体内的各种新陈代谢过程，同时代谢过程不会受示踪剂影响而发生异常，所以PET成像能以功能成像技术的优点反映出被标记的组织器官的病理生理变化，这是CT、MRI等解剖学成像技术所不具有的。正是由于PET图像能够直观反映未知的病理生理变化，它对推动现代医学的发展具有重要意义。
[0003]PET成像技术目前作为临床医疗工具，被广泛用于各种疾病的诊断，同时PET还在生物医学方面发挥了重要作用。PET在临床医疗中的应用主要包括肿瘤、心血管疾病和脑神经系统疾病等的诊断。在肿瘤诊断方面，PET可以利用不同的放射性核素标记的药物诊断出几乎所有的肿瘤，同时能更进一步对它们进行分期分级，并且诊断准确度高。
[0004]PET成像技术的效果与探测器密切相关，在现实应用中，为保证成像的准确度，往往需要应用多个探测器，这些探测器接收到的数据需要进行一定的处理才能重建为成像，现有在束飞行时间正电子发射断层成像技术(In
‑
Beam TOF
‑
PET)的电子学系统集成度低且相对复杂，调试过程复杂，而且在数据的传输处理速度较慢，尚不能做到实时图像重建。

技术实现思路

[0005]针对上述问题，本专利技术的目的是提供一种能够对探测器多通道输出的数据进行实时高速处理的多通道数据实时处理设备。
[0006]为实现上述目的，本专利技术采取以下技术方案：一种多通道数据实时处理设备，其该设备包括：
[0007]GT收发器模块，被配置为将数据进行吉兆比接收、编
‑
解码、串并转换后进行分辨，识别出数据本体和用于对齐和校验光纤的检验码，完成数据恢复；
[0008]包文分析模块，被配置为将恢复后的数据进行光纤协议层解包获得有效数据，并对有效数据进行分离，进而判断数据类型；
[0009]数据校验模块，被配置为提取数据包中的检验码并进行校验，将校验错误的数据进行丢弃并对相应的状态寄存器进行标记；
[0010]指令响应包文缓存模块，被配置为将各通道的指令响应包进行缓存，等待数据上行；
[0011]多通道选控模块，被配置为将多通道数据按照优先等级进行选通传输，完成多通道数据的并串转换操作；
[0012]符合筛选模块，被配置为完成符合事件的筛选；
[0013]DDR读写控制模块，被配置为将完成符合筛选后的数据通过自适应格式数据接收进行处理后写入或读出；
[0014]数据/指令响应包文选通模块，配置为进行数据包文或指令响应包文的传输；
[0015]PCI
‑
e DMA模块，被配置为完成对上/下行的数据通过PCI
‑
e协议进行传输。
[0016]所述的多通道数据实时处理设备，进一步地，该设备采用FPGA芯片，所述FPGA芯片包括DDR3存储阵列，QSFP+接口、SFP接口、可编程四相输出时钟芯片、JTAG、QSPI Flash和PCI
‑
e接口；
[0017]所述DDR3存储阵列，用于数据的缓存；
[0018]所述QSFP+接口和SFP接口，用于数据通过光纤进行传输；
[0019]所述可编程四相输出时钟芯片，用于从外部向FPGA芯片提供时钟；
[0020]所述JTAG，用于FPGA芯片程序下载；
[0021]所述QSPI Flash，用于存储FPGA芯片的配置程序；
[0022]所述PCI
‑
e接口，用于与上位机进行通信，进行事件数据与指令响应的上传和上位机指令的下发。
[0023]所述的多通道数据实时处理设备，进一步地，所述包文分析模块的实现过程包括：
[0024]数据进行光纤协议层解包被分离出包头、有效数据长度信息、校验码和有效数据，如果校验码不一致或者未检测到协议层包头的数据被认为是无效数据而舍弃；
[0025]进行光纤协议层解包后，对有效数据进行解包，分离出数据包的包头、包尾和数据，通过对包头包尾的识别分辨出该数据包承载的是指令响应信息还是数据信息，若为数据信息，则发送到所述数据校验模块；若是指令响应信息，则发送至所述指令响应包文缓存模块；若解包时包头、包尾信息出现错误则认为是无效数据而抛弃。
[0026]所述的多通道数据实时处理设备，进一步地，自适应格式数据接收过程包括：
[0027]将数据转换位宽为512bit的数据包时，同时产生一个6bit的信号存入特征寄存器中，用来表示该包数据中有效的数据量，通过添加6bit信号，将其中有效数据提取出来，并且放入输出寄存器中，并发送至存储阵列中，将任意长度的数据转换为位宽为512bit的数据包以便DDR3芯片进行缓存。在原任意长度数据尾部附加一个6bit的指示信号，用来表示该数据中的有效数据长度，从而将无效填充数据剔除。同时，剔除无效填充数据后的数据被放入输出寄存器，每填满512bit进行一次发送，将之发送至DDR3存储阵列中。
[0028]所述的多通道数据实时处理设备，进一步地，实时符合筛选过程为：
[0029]符合筛选的判定是根据基于两个不同探头的核反应事件发生的时间小于固定间隔Δt的一对数据认为是符合事件，将该符合事件进行数据包标记、保存与传输；不符合这判选条件的数据进行舍弃。
[0030]所述的多通道数据实时处理设备，进一步地，符合筛选的具体实现如下：按照时间戳的线性增长对数据进行重排列，再对重排列后的数据进行符合筛选，对于一个数据当重排列后的数据输入到寄存器后，假设A，B，C三个数据是按照从小到大的顺序排列的，将A数据和B数据的时间信息进行对比，即求其差值的绝对值，记为cAB，再将B数据和C数据的时间
信息进行对比，也即求其差值的绝对值，记为cBC，如果cAB和cBC中存在且只存在一个值小于某个预先设定好的常值，且检查A数据和B数据的通道地址或B数据和C数据的通道地址，若通道地址不相同，那么便称“数据A和数据B”或“数据B和数据C”为一对“符合”事件；数据A和C是否“符合”由之前或之后的数据进行符合判选。
[0031]所述的多通道数据实时处理设备，进一步地，硬件高速实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多通道数据实时处理设备，其特征在于，该设备包括：GT收发器模块，被配置为将数据进行吉兆比接收、编
‑
解码、串并转换后进行分辨，识别出数据本体和用于对齐和校验光纤的检验码，完成数据恢复；包文分析模块，被配置为将恢复后的数据进行光纤协议层解包获得有效数据，并对有效数据进行分离，进而判断数据类型；数据校验模块，被配置为提取数据包中的检验码并进行校验，将校验错误的数据进行丢弃并对相应的状态寄存器进行标记；指令响应包文缓存模块，被配置为将各通道的指令响应包进行缓存，等待数据上行；多通道选控模块，被配置为将多通道数据按照优先等级进行选通传输，完成多通道数据的并串转换操作；符合筛选模块，被配置为完成符合事件的筛选；DDR读写控制模块，被配置为将完成符合筛选后的数据通过自适应格式数据接收进行处理后写入或读出；数据/指令响应包文选通模块，配置为进行数据包文或指令响应包文的传输；PCI
‑
e DMA模块，被配置为完成对上/下行的数据通过PCI
‑
e协议进行传输。2.根据权利要求1所述的多通道数据实时处理设备，其特征在于，该设备采用FPGA芯片，所述FPGA芯片包括DDR3存储阵列，QSFP+接口、SFP接口、可编程四相输出时钟芯片、JTAG、QSPI Flash和PCI
‑
e接口；所述DDR3存储阵列，用于数据的缓存；所述QSFP+接口和SFP接口，用于数据通过光纤进行传输；所述可编程四相输出时钟芯片，用于从外部向FPGA芯片提供时钟；所述JTAG，用于FPGA芯片程序下载；所述QSPI Flash，用于存储FPGA芯片的配置程序；所述PCI
‑
e接口，用于与上位机进行通信，进行事件数据与指令响应的上传和上位机指令的下发。3.根据权利要求1所述的多通道数据实时处理设备，其特征在于，所述包文分析模块的实现过程包括：数据进行光纤协议层解包被分离出包头、有效数据长度信息、校验码和有效数据，如果校验码不一致或者未检测到协议层包头的数据被认为是无效数据而舍弃；进行光纤协议层解包后，对有效数据进行解包，分离出数据包的包头、...

【专利技术属性】
技术研发人员：孔洁，胡岷池，柯凌云，颜俊伟，陈金达，张秀玲，千奕，佘乾顺，王长鑫，
申请(专利权)人：中国科学院近代物理研究所，
类型：发明
国别省市：