一种基于双口RAM的CPCI总线与控制电路通信接口制造技术

本发明专利技术公开了一种基于双口RAM的CPCI总线与控制电路通信接口，包括：CPCI总线桥接芯片、上位机处理器、下位机处理器、双口RAM模块、上位机控制模块、下位机应答模块和下位机执行模块；上位机控制模块向双口RAM模块下行命令存储区写入控制命令，然后读取双口RAM模块上行命令应答存储区与上行数据存储区的数据，根据读取的结果继续向双口RAM模块下行命令存储区写入控制命令，依次循环执行；下位机应答模块的工作过程与上位机控制模块相似。上位机控制模块、下位机应答模块与下位机执行模块按照通信规则在双口RAM模块规定存储区进行数据读写通信。本发明专利技术避免了读写冲突，减轻通信负担，实现快速实时数据交换。现快速实时数据交换。现快速实时数据交换。

【技术实现步骤摘要】
一种基于双口RAM的CPCI总线与控制电路通信接口


[0001]本专利技术涉及一种CPCI总线与控制电路通信接口，特别是一种基于双口RAM的CPCI总线与控制电路通信接口。

技术介绍

[0002]CPCI总线是在PCI总线的基础上发展形成的，延续了PCI总线兼容3.3V和5V两种电平信号环境、可支持多个外围设备、支持线性突发传输和即插即用功能、存取延迟极小、兼容性好，还具有适应性强、传输速度高、有更好的散热性和抗震动性等优点。
[0003]以往CPCI总线控制电路处理器芯片往往选用CPLD、FPGA等大型可编程逻辑器件，CPCI总线与控制电路通信接口往往是CPCI总线直接或者通过CPCI总线桥接芯片接至控制电路处理器芯片，这样设计增加了处理器软件编程量，通信负担大，实时性差，速度慢，非智能，灵活性不强。

技术实现思路

[0004]本专利技术目的在于提供一种基于双口RAM的CPCI总线与控制电路通信接口，解决当前CPCI总线与控制电路通信接口通信量大，通信速度慢，软件设计复杂的问题。
[0005]一种基于双口RAM的CPCI总线与控制电路通信接口，包括：CPCI总线桥接芯片；还包括：上位机处理器、下位机处理器、双口RAM模块、上位机控制模块、下位机应答模块和下位机执行模块。
[0006]双口RAM模块的功能为：实现上位机处理器与下位机处理器各自在双口RAM规定存储区进行数据读写通信。双口RAM存储区分为下行命令存储区、上行命令应答存储区、上行数据存储区。下行命令存储区是上位机处理器发送给下位机处理器控制命令信号存储的数据区；上行命令应答存储区是下位机处理器根据下行命令存储区控制命令进行相关操作后应答信号存储的数据区；上行数据存储区是下位机处理器根据下行命令存储区控制命令进行相关操作后处理数据存储的数据区；
[0007]上位机控制模块的功能为：控制上位机处理器与下位机处理器进行控制命令读写通信；
[0008]下位机应答模块的功能为：控制下位机处理器与上位机处理器进行应答信号读写通信；
[0009]下位机执行模块的功能为：控制下位机处理器与上位机处理器进行数据处理读写通信；
[0010]上位机处理器通过CPCI总线桥接芯片转换，与下位机处理器分别接至双口RAM模块两端，上位机控制模块运行于上位机处理器中，下位机应答模块与下位机执行模块运行于下位机处理器中。
[0011]工作时，上位机控制模块向双口RAM模块下行命令存储区写入控制命令，然后读取双口RAM模块上行命令应答存储区与上行数据存储区的数据，根据读取的结果继续向双口
RAM模块下行命令存储区写入控制命令，依次循环执行；下位机应答模块读取双口RAM模块下行命令存储区控制命令，进行相关操作后将应答信号写入双口RAM模块上行命令应答存储区，下位机执行模块读取双口RAM模块下行命令存储区控制命令，进行相关操作后将处理数据写入双口RAM模块上行数据存储区，继续读取双口RAM模块下行命令存储区控制命令信号，依次循环执行。上位机控制模块、下位机应答模块与下位机执行模块按照通信规则在双口RAM模块规定存储区进行数据读写通信。
[0012]本专利技术使用双口RAM实现CPCI总线与控制电路数据通信具有很多优点：速度快，实现方式简单，无须设置通讯端口，价格低廉，能确保处理器对通信数据正确、可靠、高效的控制与操作，减轻通信压力，实现通信的快速传输和实时处理。
附图说明
[0013]图1一种基于双口RAM的CPCI总线与控制电路通信接口组成示意图。
[0014]1.上位机处理器2.CPCI总线桥接芯片3.双口RAM模块4.下位机处理器5.上位机控制模块6.下位机应答模块7.下位机执行模块
具体实施方式
[0015]一种基于双口RAM的CPCI总线与控制电路通信接口，包括：CPCI总线桥接芯片2；还包括：上位机处理器1、下位机处理器4、双口RAM模块3、上位机控制模块5、下位机应答模块6和下位机执行模块7。
[0016]双口RAM模块3的功能为：实现上位机处理器1与下位机处理器4各自在双口RAM规定存储区进行数据读写通信。双口RAM模块3分为下行命令存储区、上行命令应答存储区、上行数据存储区。下行命令存储区是上位机处理器1发送给下位机处理器4控制命令信号存储的数据区；上行命令应答存储区是下位机处理器4根据下行命令存储区控制命令进行相关操作后应答信号存储的数据区；上行数据存储区是下位机处理器4根据下行命令存储区控制命令进行相关操作后处理数据存储的数据区；
[0017]上位机控制模块5的功能为：控制上位机处理器与1下位机处理器4进行控制命令读写通信；
[0018]下位机应答模块6的功能为：控制下位机处理器4与上位机处理器1进行应答信号读写通信；
[0019]下位机执行模块7的功能为：控制下位机处理器4与上位机处理器1进行数据处理读写通信；
[0020]上位机处理器1通过CPCI总线桥接芯片2转换为，与下位机处理器4分别接至双口RAM模块3两端，上位机控制模块5运行于上位机处理器中1，下位机应答模块6与下位机执行模块7运行于下位机处理器4中。
[0021]工作时，上位机控制模块5向双口RAM模块3下行命令存储区写入控制命令，然后读取双口RAM模块3上行命令应答存储区与上行数据存储区的数据，根据读取的结果继续向双口RAM模块3下行命令存储区写入控制命令，依次循环执行；下位机应答模块6读取双口RAM模块3下行命令存储区控制命令，进行相关操作后将应答信号写入双口RAM模块3上行命令应答存储区，下位机执行模块7读取双口RAM模块3下行命令存储区控制命令，进行相关操作
后将处理数据写入双口RAM模块3上行数据存储区，继续读取双口RAM模块3下行命令存储区控制命令信号，依次循环执行。上位机控制模块5、下位机应答模块6与下位机执行模块7按照通信规则在双口RAM模块3规定存储区进行数据读写通信。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于双口RAM的CPCI总线与控制电路通信接口，其特征在于包括：CPCI总线桥接芯片(2)；还包括：上位机处理器(1)、下位机处理器(4)、双口RAM模块(3)、上位机控制模块(5)、下位机应答模块(6)和下位机执行模块(7)；上位机处理器(1)通过CPCI总线桥接芯片(2)转换为，与下位机处理器(4)分别接至双口RAM模块(3)两端，上位机控制模块(5)运行于上位机处理器中(1)，下位机应答模块(6)与下位机执行模块(7)运行于下位机处理器(4)中；工作时，上位机控制模块(5)向双口RAM模块(3)下行命令存储区写入控制命令，然后读取双口RAM模块(3)上行命令应答存储区与上行数据存储区的数据，根据读取的结果继续向双口RAM模块(3)下行命令存储区写入控制命令，依次循环执行；下位机应答模块(6)读取双口RAM模块(3)下行命令存储区控制命令，进行相关操作后将应答信号写入双口RAM模块(3)上行命令应答存储区，下位机执行模块(7)读取双口RAM模块(3)下行命令存储区控制命令，进行相关操作后将处理数据写入双口RAM模块(3)上行数据存储区，继续读取双口RAM模块(3)下行命令存储区控制命令信号，依次循环执行；上位机控制模块(5)、下位机应答模块(6)与下位机执行模块(7)按照通信规则在双口RAM模块(3)规定存储区进...

【专利技术属性】
技术研发人员：王一平，陈磊，王晓东，孙明熙，王胜男，
申请(专利权)人：北京控制与电子技术研究所，
类型：发明
国别省市：