用于通信中封装信息的方法、装置和系统制造方法及图纸

在一个实施例中，节点包括独立执行指令的至少一个核；第一主机设备，用于从所述至少一个核接收信息并将所述信息包括在第一通信协议的第一分组中；选择逻辑，其耦合到所述第一主机设备以接收所述第一分组并且将所述第一分组提供给转换逻辑或第一接口以经由所述第一通信协议的第一互连与第一设备通信；所述转换逻辑在选择逻辑的选择下接收第一分组，并将第一分组封装至第二通信协议的第二分组；以及第二接口，其耦合到所述转换逻辑以接收所述第二分组并经由所述第二通信协议的第二互连将所述第二分组传送到第二设备。所述第二分组传送到第二设备。所述第二分组传送到第二设备。

【技术实现步骤摘要】
用于通信中封装信息的方法、装置和系统
[0001]本申请是2016年2月26日提交的申请号为201680012348.X、名称为“用于通信中封装信息的方法、装置和系统”的分案申请。


[0002]实施例涉及计算系统内的通信。

技术介绍

[0003]随着时间的推移，创建了包括较高的集成度的诸如片上系统(SoC)的集成电路。更高的集成级别会增加集成电路要进行交互的外部组件的数量。
[0004]诸如客户端计算机系统或独立服务器计算机系统的常规单节点计算系统通常由各种集成电路和其他组件形成，并且通常具有专用资源。随着系统从单节点设计转移到诸如服务器空间中的多节点拓扑，为每个节点提供专用资源可能变得非常昂贵。因此，在某些多节点/多主机/多集群系统(通常称为多节点系统)中，发生一些量的平台资源共享以降低总成本并进一步降低功耗。然而，资源共享的解决方案常常导致定义不同的多节点拓扑中的设计权衡和/或限制(包括由于电气问题和路由问题引起)。
附图说明
[0005]图1是根据本专利技术的实施例的系统的框图。
[0006]图2是根据本专利技术的另一个实施例的系统的框图。
[0007]图3是根据本专利技术的实施例的节点的一部分的框图。
[0008]图4是根据本专利技术的实施例的中央组件的一部分的框图。
[0009]图5是根据实施例的eSPI分组及其封装到PCIe分组中的图示。
[0010]图6是根据本专利技术实施例的方法的流程图。
[0011]图7是根据实施例的片上系统设计的实施例。
[0012]图8是根据本专利技术的实施例的系统的框图。
具体实施方式
[0013]在各种实施例中，提供了一种技术，以使得一个通信协议的信息分组能够在另一通信协议的信息分组内进行隧道传输(tunnel)、封装或以其他方式传送。为了在此讨论的目的，符合增强型串行外围接口(eSPI)协议(例如增强型串行外围接口(eSPI)基本规范(2013年6月，修订版0.74)中所述的)的分组可以在符合快速外围部件互连(PCIe)协议(如在PCIe基本规范3.0版(2010年11月10日)中所述的)的分组内进行隧道传输。实施例当然可以应用于其他通信协议。
[0014]操作用于跨PCIe接口来隧道传输eSPI周期的实施例促进耦合到多节点系统的中央组件(此处也称为中央控制器)和/或特定配置节点(例如，给定的SoC)的eSPI资源的多节点共享。以这种方式，可以共享一个或多个eSPI设备，同时消除经由eSPI接口的通信的依赖
性和限制。因此，可以设计具有较高资源共享半径和较低延迟的灵活的多节点拓扑。
[0015]现在参考图1，示出了根据本专利技术实施例的系统的框图。如图1所示，系统100是包括多个节点1101‑
1104的多节点系统。应当理解，可以在各种实施例中不同地实现节点110。在一些情况下，节点110可以均是诸如多节点系统100的给定多核处理器的中央处理单元(CPU)，多节点系统100可以是给定的服务器计算机，例如刀片，微服务器等。在其他情况下，每个节点110本身可以是完整的计算系统(例如，包括处理资源，I/O资源，存储器资源和联网资源)。
[0016]在各种实施例中，节点110可以各自包括至少一个专用eSPI接口(包括一个或多个端口)，用于经由符合eSPI规范的互连(以下称为eSPI互连)来连接到外部设备，例如外部闪存或可信平台模块(TPM)。节点110各自还可以包括用于经由符合PCIe规范的互连(以下称为PCIe互连)连接到外部设备的一个或多个PCIe接口(包括一个或多个端口)。实施例可以使用节点的一个或多个PCIe接口来对eSPI周期进行隧道传输以促进eSPI资源的多节点共享。
[0017]在任何情况下，如图1进一步所示，节点110耦合到在一个实施例中为PCIe结构的结构120。更具体地，每个节点110经由对应的互连1151‑
1154(每个可以是PCIe互连)耦合到结构120。这样，每个节点110可以包括具有端口以实现基于PCIe的通信的至少一个接口。如这里将更具体地描述的，在实施例中，除了PCIe通信之外，该端口还可以经由如本文所述的一个或多个PCIe分组中的eSPI分组的隧道传输来提供eSPI信息的通信。
[0018]仍然参考图1，节点1104经由互连125耦合到一个或多个外围设备130。在各种实施例中，外围设备130可以提供依照eSPI规范的通信。因此，互连125可以是eSPI互连。注意，诸如闪存、可信平台模块和基板管理控制器(BMC)的各种类型的外围设备可以被实现为eSPI设备。此外，这样的设备可以在多个节点之间共享，通过允许节点110中的每一个共享在这些设备内可用的功能来降低总体系统成本和复杂性。
[0019]在这种布置中，节点1104充当用于与设备130接合的主节点。以这种方式，其他节点1101‑
1103内的eSPI接口可以是不连接的(并且被配置为被禁用和/或处于掉电状态)，因为任何基于eSPI的通信作为替代是经由给定的PCIe接口和对应的互连115通过结构120路由到节点1104的。
[0020]在一些情况下，外部管理控制器140可以耦合到一个或多个附加的eSPI设备150(经由对应的eSPI互连145)。在这种情况下，外部管理控制器140又可以经由另一个eSPI互连128与节点1104进行通信。应理解，虽然图1的实施例中以该高级别示出，许多变化和替代方案是可能的。例如，虽然在图1中示出了四个节点，应理解，系统拓扑中支持的节点数量在这方面不受限制。
[0021]现在参考图2，示出了根据本专利技术的另一实施例的系统200的框图。如图2所示，中央组件220被配置为到一个或多个eSPI设备230的主接口。因此，可以是上述任何类型的节点的节点2101‑
2104经由对应的互连2151‑
2154(在一个示例中可以是PCIe互连)耦合到中央组件220。在这种情况下，节点210可以将其内部eSPI接口禁用和/或以其他方式置于低功率状态，因为基于eSPI的通信作为替代经由内部PCIe接口和沿着对应的PCIe互连215隧道传输到中央组件220，以便与对应的eSPI设备230交互。
[0022]如图2进一步所示，外部管理控制器240可以耦合到一个或多个附加的eSPI设备
250(经由对应的eSPI互连245)。在这种情况下，外部管理控制器240又可以经由另一个eSPI互连228与中央组件220进行通信。注意，eSPI设备类型和与中央组件220的连接拓扑可以由eSPI规范和系统要求来指定。在一些情况下，中央组件220可以提供其他资源共享功能。
[0023]因此，SoC、其他节点和中央组件可以被配置为基于系统配置的拓扑将封装或解封装的eSPI分组路由到指定的PCIe接口或eSPI接口。另外，这样的电路包括eSPI
‑
Express接口，用于将eSPI分组封装到PCIe分组以及从PCIe分本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种片上系统(SoC)，包括：用于独立执行指令的至少一个核；第一主机设备，用于从所述至少一个核接收信息，并且将所述信息包括在第一通信协议的一个或多个第一分组中；选择逻辑，其耦合到所述第一主机设备，用于接收所述一个或多个第一分组并且将所述一个或多个第一分组提供给转换逻辑或第一接口以经由所述第一通信协议的第一互连与第一设备通信；所述转换逻辑，用于在所述选择逻辑的选择下接收所述一个或多个第一分组，并且将所述一个或多个第一分组封装至第二通信协议的一个或多个第二分组；以及第二接口，其耦合到所述转换逻辑，用于接收所述一个或多个第二分组并且经由所述第二通信协议的第二互连将所述一个或多个第二分组传送到第二设备。2.根据权利要求1所述的SoC，其中所述第一通信协议包括增强型串行外围接口协议，并且所述第二通信协议包括快速外围部件互连协议。3.根据权利要求1所述的SoC，其中所述第二设备包括耦合在所述SoC和共享资源之间的第二SoC或中央组件，所述共享资源根据所述第一通信协议进行通信。4.根据权利要求3所述的SoC，其中所述共享资源包括用于存储基本输入/输出系统(BIOS)的非易失性存储设备，其中所述SoC在初始化期间经由所述第二互连从所述非易失性存储设备接收所述BIOS的引导代码。5.根据权利要求3所述的SoC，其中所述第二互连在执行所述引导代码之前以默认配置操作。6.根据权利要求1所述的SoC，其中当所述第一接口未耦合到外部设备时，所述第一接口被禁用。7.根据权利要求1所述的SoC，其中所述SoC被并入包括多个SoC的多节点系统，其中所述多个SoC中的第一SoC包括根据所述第一通信协议进行通信的第一接口，所述第一SoC经由所述第一通信协议的互连直接耦合到第一共享资源，并且所述多个SoC中的其他SoC包括用于根据未连接的所述第一通信协议进行通信的第一接口。8.根据权利要求1所述的SoC，其中所述第一主机设备耦合到第一总线并且被用第一设备标识符枚举。9.根据权利要求8所述的SoC，其中所述第二接口耦合到所述第一总线并且被用第二设备标识符枚举。10.根据权利要求1所述的SoC，其中所述选择逻辑从所述转换逻辑接收所述第一通信协议的一个或多个第三分组，并且将所述一个或多个第三分组发送到所述第一主机设备。11.根据权利要求10所述的SoC，其中所述转换逻辑从所述第二接口接收所述第二通信协议的一个或多个第四分组，并且从所述第二通信协议的一个或多个第四分组解封装所述第一通信协议的所述一个或多个第三分组。12.根据权利要求1所述的SoC，其中所述转换逻辑包括在所述第二通信协议的所述一个或多个第二分组的报头中的隧道指示符以指示所述第一通信协议的封装的一个或多个第一分组的存在。13.一种方法，包括：
从集成电路的主机设备接收所述集成电路的选择逻辑中的第一分组，所述主机设备用于根据第一通信协议进行通信，并且当所述集成电路被适配在具有经由符合所述第一通信协议的第一...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：