应用于功率器件的沟槽填充方法技术

本申请公开了一种应用于功率器件的沟槽填充方法，涉及半导体制造领域。该应用于功率器件的沟槽填充方法包括提供N批形成有沟槽的晶圆；N为正整数；针对每批晶圆，利用立式炉管机台在晶圆上沉积掺杂的硅，利用掺杂的硅完全填充晶圆上的沟槽；针对每批晶圆，利用立式炉管机台在晶圆上沉积非掺杂的硅，非掺杂的硅覆盖掺杂的硅；解决了目前为避免炉管内壁上掺杂元素逸出，炉管机台的产能损失较多的问题；达到了在不影响器件性能的情况下，有效避免炉管内壁上掺杂元素逸出，降低炉管机台的产能损失的效果。的效果。的效果。

【技术实现步骤摘要】
应用于功率器件的沟槽填充方法


[0001]本申请涉及半导体制造领域，具体涉及一种应用于功率器件的沟槽填充方法。

技术介绍

[0002]立式炉管机台是半导体生产线前道工序中的重要工艺设备之一，可以用于大规模集成电路、分立器件、电力电子器件、光电器件和光导纤维等的扩散、氧化、退火、化学气相沉积、合金等工序。当晶圆需要进行半导体工艺加工时，将多片晶圆沿晶舟高度方向排列放置于晶舟的晶圆放置位内，再将装载有晶圆的晶舟放于立式炉管机台的反应腔室内。
[0003]电子电力器件(Power Electronic Device)又称功率器件。LPCVD(Pressure Chemical Vapor Deposition，低压化学气相沉积)被广泛应用于在功率器件的制作中，通过LPCVD工艺沉积掺杂硅。掺杂硅的掺杂浓度高，在利用立式炉管机台进行掺杂硅薄膜沉积时，由于元素的掺杂，导致炉管内壁形成一定厚度的掺杂硅膜层后，掺杂元素逸出，逸出的元素附着在晶圆表面，导致晶圆表面形成凸块(bump)缺陷，影响产品的良率。

技术实现思路

[0004]为了解决相关技术中的问题，本申请提供了一种应用于功率器件的沟槽填充方法。该技术方案如下：
[0005]一方面，本申请实施例提供了一种应用于功率器件的沟槽填充方法，该方法包括：
[0006]提供N批形成有沟槽的晶圆；N为正整数；
[0007]针对每批晶圆，利用立式炉管机台在晶圆上沉积掺杂的硅，利用掺杂的硅完全填充晶圆上的沟槽；
[0008]针对每批晶圆，利用立式炉管机台在晶圆上沉积非掺杂的硅，非掺杂的硅覆盖掺杂的硅。
[0009]可选的，利用立式炉管机台在晶圆上沉积掺杂的硅之前，该方法还包括：
[0010]将晶圆放置在立式晶舟的晶圆放置位内；
[0011]将立式晶舟放置于立式炉管机台的反应腔室内。
[0012]可选的，利用立式炉管机台在晶圆上沉积非掺杂的硅之后，该方法还包括：
[0013]将立式晶舟从立式炉管机台的反应腔室内移出；
[0014]从立式晶舟上取下晶圆；
[0015]通过刻蚀工艺去除晶圆上的非掺杂的硅。
[0016]可选的，掺杂的硅为掺杂磷元素的硅。
[0017]可选的，利用立式炉管机台在晶圆上沉积掺杂的硅，利用掺杂的硅完全填充晶圆上的沟槽，包括：
[0018]通过立式炉管机台进行LPCVD工艺，在晶圆上沉积掺杂的硅，利用掺杂的硅完全填充晶圆上的沟槽。
[0019]可选的，利用立式炉管机台在晶圆上沉积非掺杂的硅，非掺杂的硅覆盖掺杂的硅，
包括：
[0020]通过立式炉管机台进行LPCVD工艺，在晶圆上沉积非掺杂的硅，非掺杂的硅覆盖掺杂的硅。
[0021]本申请技术方案，至少包括如下优点：
[0022]通过提供N批形成有沟槽的晶圆，针对每批晶圆，利用立式炉管在晶圆上依次淀积掺杂的硅、非掺杂的硅，掺杂的硅完全填充晶圆上的沟槽；同时完成对晶圆沟槽的填充和立式炉管内壁的非掺杂的膜层的涂覆，解决了目前为避免炉管内壁上掺杂元素逸出，炉管机台的产能损失较多的问题；达到了在不影响器件性能的情况下，有效避免炉管内壁上掺杂元素逸出，降低炉管机台的产能损失的效果。
附图说明
[0023]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0024]图1是本申请实施例提供的一种应用于功率器件的沟槽填充方法的流程图；
[0025]图2是一种形成有沟槽的晶圆示意图；
[0026]图3是本申请实施例提供的一种立式炉管机台内沉积掺杂的硅的示意图；
[0027]图4是本申请实施例提供的一种立式炉管机台内沉积非掺杂的硅的示意图；
[0028]图5是本申请实施例提供的一种立式炉管机台内沉积掺杂的硅和非掺杂的硅后的示意图；
[0029]图6是本申请实施例提供的晶圆经过的硅刻蚀后的示意图。
具体实施方式
[0030]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0031]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0032]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
[0033]此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构
成冲突就可以相互结合。
[0034]请参考图1，其示出了本申请实施例提供的一种应用于功率器件的沟槽填充方法的流程图，该方法至少包括如下步骤：
[0035]步骤101，提供N批形成有沟槽的晶圆。
[0036]N为正整数。
[0037]提供用于制作功率器件的N批晶圆，每批晶圆均通过光刻和刻蚀工艺形成有沟槽。
[0038]如图2所示，晶圆11上形成有沟槽12，晶圆11上还形成有一层氧化膜10，氧化膜10覆盖沟槽12的侧壁和底部。
[0039]步骤102，针对每批晶圆，利用立式炉管机台在晶圆上沉积掺杂的硅，利用掺杂的硅完全填充晶圆上的沟槽。
[0040]将晶圆放入立式炉管机台内，向立式炉管机台的反应腔室内传输反应气体，在晶圆上沉积掺杂的硅，沉积的掺杂的硅完全填充晶圆上的沟槽。
[0041]如图3所示，晶圆11上的沟槽被掺杂的硅13完全填充，掺杂的硅13覆盖晶圆11的表面。
[0042]由于沉积掺杂的硅反应通常是热壁的，在立式炉管机台内沉积掺杂的硅时，立式炉管机台的反应腔室的内壁14也会有掺杂的硅13淀积，如图3所示。
[0043]步骤103，针对每批晶圆，利用立式炉管机台在晶圆上沉积非掺杂的硅，非掺杂的覆盖掺杂的硅。
[0044]为了避免后续淀积过程中，反应腔室内壁上形成的掺杂的硅膜本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于功率器件的沟槽填充方法，其特征在于，所述方法包括：提供N批形成有沟槽的晶圆；N为正整数；针对每批晶圆，利用立式炉管机台在所述晶圆上沉积掺杂的硅，利用所述掺杂的硅完全填充所述晶圆上的沟槽；针对每批晶圆，利用所述立式炉管机台在所述晶圆上沉积非掺杂的硅，所述非掺的硅覆盖所述掺杂的硅。2.根据权利要求1所述的方法，其特征在于，所述利用立式炉管机台在所述晶圆上沉积掺杂的硅之前，所述方法还包括：将晶圆放置在立式晶舟的晶圆放置位内；将所述立式晶舟放置于立式炉管机台的反应腔室内。3.根据权利要求1或2所述的方法，其特征在于，所述利用立式炉管机台在所述晶圆上沉积非掺杂的硅之后，所述方法还包括：将所述立式晶舟从所述立式炉管机台的反应腔室内移出；从所述立式晶舟上取下所述晶圆；通...

【专利技术属性】
技术研发人员：张宾，刘文鑫，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：