用于逻辑到物理映射的双重地址编码制造技术

本申请涉及用于逻辑到物理映射的双重地址编码。存储器器件能够标识对应于由主机器件生成的第一逻辑块地址的第一物理地址以及对应于由主机器件生成的第二(连续的)逻辑块地址的第二物理地址。所述存储器器件能够将对应于所述第一逻辑块地址的所述第一物理地址和所述第二物理地址存储在逻辑到物理映射表的单个条目中。所述存储器器件能够将所述逻辑到物理表传输到所述主机器件以存储在所述主机器件处。所述主机器件随后能够基于所述逻辑到物理表将包含所述第一物理地址和所述第二物理地址的单个读取命令传输到所述存储器器件。理地址的单个读取命令传输到所述存储器器件。理地址的单个读取命令传输到所述存储器器件。

【技术实现步骤摘要】
用于逻辑到物理映射的双重地址编码
[0001]相关申请的交叉引用
[0002]本专利申请要求卡列罗(Cariello)等人于2020年5月7日提交的题为“用于逻辑到物理映射的双重地址编码(DUAL ADDRESS ENCODING FOR LOGICAL
‑
TO
‑
PHYSICAL MAPPING)”的美国专利申请第16/869,397号的优先权，所述美国专利申请转让给本申请的受让人并且明确地通过引用整体并入本文。


[0003]
涉及用于逻辑到物理映射的双重地址编码。

技术介绍

[0004]下文总体上涉及一或多个存储器系统，并且更具体地涉及用于逻辑到物理映射的双重地址编码。
[0005]存储器器件被广泛地用于将信息存储在如计算机、无线通信器件、相机、数字显示器等各种电子器件中。通过将存储器器件内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可以被编程为通常由逻辑1或逻辑0表示的两种支持状态之一。为了存取所存储的信息，组件可以读取或读出存储器器件中的至少一种存储状态。为了存储信息，组件可以在存储器器件中写入或编程状态。
[0006]存在各种类型的存储器器件，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、闪速存储器、相变存储器(PCM)、3维交叉点存储器(3D Xpoint)、闪速存储器(如可以用于或非(NOR)或与非(NAND)存储器器件的浮置栅极闪存和电荷俘获闪存)等。存储器器件可以是易失性的或非易失性的。非易失性存储器单元(如闪速存储器单元)即使在没有外部电源的情况下也可以持续延长的时间段维持其所存储逻辑状态。易失性存储器单元(如DRAM单元)可能随着时间的推移而失去其所存储状态，除非通过外部电源对其进行周期性刷新。与其它非易失性和易失性存储器器件相比，基于闪存的存储器器件可以具有不同的性能。

技术实现思路

[0007]描述了一种存储器器件。所述存储器器件可以包含存储器单元阵列和与所述存储器单元阵列耦接的控制器。所述控制器可以可操作以使所述存储器器件：从主机器件接收读取命令，所述读取命令包括所述存储器器件的对应于由所述主机器件生成的第一逻辑块地址的第一物理地址以及所述存储器器件的对应于由所述主机器件生成的第二逻辑块地址的第二物理地址；从所述存储器器件的所述第一物理地址检索第一页数据，并且从所述存储器器件的所述第二物理地址检索第二页数据；并且至少部分地基于对所述第一页数据和所述第二页数据进行检索而将所述第一页数据和所述第二页数据传输到所述主机器件。
[0008]描述了一种方法。所述方法可以包含：从主机器件接收读取命令，所述读取命令包
括所述存储器器件的对应于由所述主机器件生成的第一逻辑块地址的第一物理地址以及所述存储器器件的对应于由所述主机器件生成的第二逻辑块地址的第二物理地址；从所述存储器器件的所述第一物理地址检索第一页数据，并且从所述存储器器件的所述第二物理地址检索第二页数据；以及至少部分地基于对所述第一页数据和所述第二页数据进行检索而将所述第一页数据和所述第二页数据传输到所述主机器件。
[0009]描述了一种存储器器件。所述存储器器件可以包含存储器单元阵列和与所述存储器单元阵列耦接的控制器。所述控制器可以可操作以使所述存储器器件：标识与所述存储器器件的第一物理地址相关联的第一逻辑块地址；标识与所述存储器器件的第二物理地址相关联的第二逻辑块地址；存储条目集的第一条目，所述第一条目包括所述第一物理地址和所述第二物理地址，所述第一条目用于将所述第一逻辑块地址映射到所述第一物理地址和所述第二物理地址；存储所述条目集的第二条目，所述第二条目包括所述第二物理地址和与第三逻辑块地址相关联的第三物理地址，所述第二条目用于将所述第二逻辑块地址映射到所述第二物理地址和所述第三物理地址；并且将所述条目集传输到主机器件。
附图说明
[0010]图1展示了根据本文所公开实例的支持用于逻辑到物理映射的双重地址编码的存储器器件的实例。
[0011]图2展示了根据本文所公开实例的支持用于逻辑到物理映射的双重地址编码的NAND电路的实例。
[0012]图3展示了根据本文所公开实例的支持用于逻辑到物理映射的双重地址编码的系统的实例。
[0013]图4展示了根据本文所公开实例的支持用于逻辑到物理映射的双重地址编码的条目集的实例。
[0014]图5展示了根据本文所公开实例的支持用于逻辑到物理映射的双重地址编码的过程的实例。
[0015]图6示出了根据本文所公开实例的支持用于逻辑到物理映射的双重地址编码的存储器器件的框图。
[0016]图7和8示出了流程图，所述流程图展示了根据本文所公开实例的支持用于逻辑到物理映射的双重地址编码的一或多种方法。
具体实施方式
[0017]闪速存储器通常组织成页和块，其中每个块含有多个页。闪速存储器单元可以在页层级的粒度上进行读取和写入，但可以在块层级的粒度上进行擦除。在一些情况下，闪速存储器单元可以在其可以用新数据重写之前擦除。因此，当闪速存储器器件更新数据的页时(例如，响应于来自主机器件的命令)，存储器器件可以将新数据写入到不同的页并将旧页标记为过时，而非擦除存储器的块并在块中重写页。
[0018]存储器器件可以从主机器件接收命令，如用于读取或写入数据的读取命令和写入命令。对于写入操作，主机器件可以使用逻辑块地址(LBA)引用存储在存储器器件中的数据的位置，所述逻辑块地址映射到存储数据的存储器器件的存储器页的物理地址。由于数据
的物理地址可以改变(例如，当通过将已更新数据写入到不同页而更新数据时)，一些存储器器件维护一或多个逻辑到物理(L2P)表，所述一或多个L2P表将由主机器件生成的LBA映射到存储器器件中的页的对应物理地址。以此方式，即使数据已经被移动到存储器器件的不同物理地址，主机器件也可以使用相同的LBA请求从存储器器件读取数据。
[0019]在一些情况下，L2P表中的每个条目可以含有指向存储在存储器器件中的数据的页的单个物理地址。由于L2P条目可以在数据被写入、覆盖、移动等时频繁地更新，所以L2P表通常存储在DRAM或与闪速存储器(支持相对较快的读取和写入)相关联的其它存储器组件中。
[0020]然而，对于存储器容量大的存储器器件而言，L2P表可能太大而本身无法在存储器器件上存储。此外，一些存储器件(如通用闪速存储(UFS)器件)可能缺乏用于存储和更新L2P表的片上DRAM。因此，一些存储器器件可以使用驻留在主机器件上的存储器(例如，主机DRAM)来存储L2P映射表，而非在本地存储此类表。在此类情况下，在读取操作期间，主机器件可以生成LBA并在L2P表中查找对应的物理地址，然后在到存储器器件的读取命令中包含物理地址(例如，而非是存储器器件基于来自主机器件的命令本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器器件，其包括：存储器单元阵列；以及控制器，所述控制器与所述存储器单元阵列耦接并且能够操作以使所述存储器器件：从主机器件接收读取命令，所述读取命令包括：所述存储器器件的对应于由所述主机器件生成的第一逻辑块地址的第一物理地址；以及所述存储器器件的对应于由所述主机器件生成的第二逻辑块地址的第二物理地址；从所述存储器器件的所述第一物理地址检索第一页数据，并且从所述存储器器件的所述第二物理地址检索第二页数据；并且至少部分地基于对所述第一页数据和所述第二页数据进行检索而将所述第一页数据和所述第二页数据传输到所述主机器件。2.根据权利要求1所述的存储器器件，其中所述读取命令包括数据传送长度的指示，并且其中所述第一页数据和所述第二页数据的组合长度与所述数据传送长度相关联。3.根据权利要求1所述的存储器器件，其中所述控制器能够进一步操作以使所述存储器器件：在接收所述读取命令前向所述主机器件传输将逻辑块地址集映射到对应的物理地址集的条目集，其中所述条目集中的第一条目包括所述第一物理地址和所述第二物理地址，并且所述条目集的第二条目包括所述第二物理地址和对应于第三逻辑块地址的第三物理地址。4.根据权利要求3所述的存储器器件，其中所述条目集的每个条目的长度为8字节。5.根据权利要求3所述的存储器器件，其中所述控制器能够进一步操作以使所述存储器器件：在传输所述条目集前在所述存储器器件处从所述主机器件接收包括所述第一逻辑块地址的写入命令，其中所述写入命令与将所述第一页数据写入到所述存储器器件相关联；并且至少部分地基于所述写入命令在对应于所述第一逻辑块地址的所述第一物理地址处将所述第一页数据写入到所述存储器器件。6.根据权利要求5所述的存储器器件，其中所述控制器能够进一步操作以使所述存储器器件：至少部分地基于在所述第一物理地址处将所述第一页数据写入到所述存储器器件和在所述第二物理地址处将所述第二页数据写入到所述存储器器件而将所述条目集中的所述第一条目存储在所述存储器器件处。7.根据权利要求1所述的存储器器件，其中所述第一物理地址和所述第二物理地址包含在所述读取命令的8个字节内。8.根据权利要求1所述的存储器器件，其中所述读取命令包括所述第一逻辑块地址。9.根据权利要求1所述的存储器器件，其中所述第一逻辑块地址和所述第二逻辑块地址是连续的逻辑块地址。10.根据权利要求1所述的存储器器件，其中所述第一物理地址和所述第二物理地址是非连续的物理地址。
11.一种由存储器器件执行的方法，所述方法包括：从主机器件接收读取命令，所述读取命令包括：所述存储器器件的对应于由所述主机器件生成的第一逻辑块地址的第一物理地址；以及所述存储器器件的对应于由所述主机器件生成的第二逻辑块地址的第二物理地址；从所述存储器器件的所述第一物理地址检索第一页数据，并且从所述存储器器件的所述第二物理地址检索第二页数据；以及至少部分地基于对所述第一页数据和所述第二页数据进行检索而将所述第一页数据和所述第二页数据传输到所述主机器件。12.根据权利要求11所述的方法，其中所述读取命令包括数据传送长度的指示，并且其中所述第一页数据和所述第二页数据的组合长度与所述数据传送长度相关联。13.根据权利要求11所述的方法，其进一步包括：在接收所述读取命令前向所述主机器件传输将逻辑块地址集映射到对应的物理地址集的条...

【专利技术属性】
技术研发人员：G，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：