电阻式内存存储装置及其操作方法制造方法及图纸

本发明专利技术提供一种电阻式内存存储装置，包括内存晶胞、选择晶体管以及内存控制器。内存晶胞在写入脉冲宽度期间输出写入电流。选择晶体管耦接至内存晶胞。内存控制器耦接至选择晶体管与内存晶胞。内存控制器用以在写入脉冲宽度期间的电阻转态期间，将逐渐变化至预设电压电平的控制电压施加至选择晶体管的控制端，且在电阻转态期间之后的灯丝稳定期间将控制电压设定为预设电压电平，以使写入电流限制在预设电流值。另外，一种电阻式内存存储装置的操作方法亦被提出。方法亦被提出。方法亦被提出。

【技术实现步骤摘要】
电阻式内存存储装置及其操作方法


[0001]本专利技术大体上涉及内存存储装置及其操作方法，且更具体地说，涉及一种电阻式内存存储装置及其操作方法。

技术介绍

[0002]电阻式内存(诸如电阻式随机存取内存(Resistive Random Access Memory，RRAM))具备低功耗、高速运作、高密度以及兼容于互补式金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)制程技术的潜在优势，因此非常适合作为下一世代的非挥发性内存组件。
[0003]现行的电阻式内存通常包括相对配置的上电极与下电极以及位于上电极与下电极之间的介电层。在现行的电阻式内存可反复地在高低电阻状态间切换以存储数据前，首先需进行通道形成(forming)的程序。形成的程序包括对电阻式内存施加一偏压，例如正偏压，使电流从上电极流至下电极，使得介电层中产生氧空缺和氧离子而形成电流路径，使电阻式内存自高阻态(high resistance state，HRS)变为低阻态(low resistance state，LRS)，以形成导电灯丝(filament)。通常，在所形成的灯丝中，邻近上电极处的部分的直径会小于邻近下电极处的部分的直径。之后，可对电阻式内存进行重置(reset)或设定(set)，使电阻式内存分别切换为高阻态与低阻态，以完成数据的存储。此外，当对现行的电阻式内存进行重置时，包括对电阻式内存施加与设定时极性相反的偏压，使电流从下电极流至上电极。此时，邻近上电极处的氧空缺与部分氧离子结合而中断电流路径，使得灯丝在邻近上电极处断开。当对现行的电阻式内存进行设定时，包括可对电阻式内存施加与灯丝成形的程序时极性相同的偏压，使电流从上电极流至下电极。此时，邻近上电极处的氧离子脱离，重新形成氧空缺，使得灯丝在邻近上电极处重新形成。
[0004]然而在现有技术中，在电阻式内存完成形成程序或设定程序的期间，需要在施加形成电压或设定电压之后进行验证操作，此验证操作包括放电操作与施加验证电压，并且在验证失败时需执行充电操作并再一次地提供形成电压或设定电压。因此，完成形成程序或设定程序所需的时间相当冗长。此外，在现有技术中，在电阻式内存经过形成程序或设定程序之后，可能因为不同的内存晶胞在制程上的变异使得晶胞电流分布不均匀，从而造成高的位错误率(bit error rate，BER)。

技术实现思路

[0005]本专利技术提供一种电阻式内存存储装置及其操作方法，可有效降低位错误率。
[0006]本专利技术的电阻式内存存储装置包括内存阵列、第一选择晶体管以及内存控制器。内存阵列包括多个内存晶胞，各内存晶胞在写入脉冲宽度期间输出写入电流。第一选择晶体管耦接至内存晶胞。内存控制器耦接至第一选择晶体管及内存晶胞。内存控制器用以在写入脉冲宽度期间的第一电阻转态期间，将依据写入电流而逐渐变化至第一电压电平的第一控制电压施加至第一选择晶体管的控制端，且在第一电阻转态期间之后的第一灯丝稳定
期间将第一控制电压设定为第一电压电平，以使写入电流限制在第一预设电流值。
[0007]本专利技术的电阻式内存存储装置的操作方法包括：在写入脉冲宽度期间，自多个内存晶胞的其中一者读出写入电流，写入脉冲宽度期间包括第一电阻转态期间、第一灯丝稳定期间、第二电阻转态期间与第二灯丝稳定期间；在第一电阻转态期间，对第一选择晶体管的控制端提供依据写入电流而逐渐变化至第一电压电平的控制电压，以提供写入电流至这些内存晶胞的其中一者；在第一电阻转态期间之后的第一灯丝稳定期间，对第一选择晶体管的控制端提供固定至第一电压电平的控制电压，以让写入电流限制在第一预设电流值；在第一灯丝稳定期间之后的第二电阻转态期间，对第一选择晶体管的控制端提供依据写入电流而逐渐变化至大于第一电压电平的第二电压电平的控制电压；及在第二电阻转态期间之后第二灯丝稳定期间，对第一选择晶体管的控制端提供固定至第二电压电平的控制电压，以让写入电流限制在第二预设电流值。
[0008]基于上述，在本专利技术的实施例中，内存控制器将控制电压施加至第一选择晶体管的控制端，以使写入电流在写入脉冲宽度期间的电阻转态期间逐渐变化至预设电流值，并使写入电流在写入脉冲宽度期间的灯丝稳定期间限制在一或多个预设电流值，可有效降低位错误率。
[0009]为了使前述内容更容易理解，以下详细地描述伴有附图的若干实施例。
附图说明
[0010]包含附图以提供对本
技术实现思路
的进一步理解，且附图并入本说明书中并构成本说明书的一部分。附图说明本专利技术的实施例，且与描述一起用于解释本专利技术的原理。
[0011]图1示出本专利技术一实施例的电阻式内存存储装置的概要示意图；
[0012]图2A示出图1实施例的电阻式内存存储装置的内部概要示意图；
[0013]图2B示出图2A实施例的内存控制器的方块示意图；
[0014]图3示出本专利技术一实施例的写入电流在写入脉冲宽度期间的波形示意图；
[0015]图4示出本专利技术另一实施例的写入电流在写入脉冲宽度期间的波形示意图；
[0016]图5A、图5B、图5C及图5D示出本专利技术一实施例的内存晶胞在不同阶段的灯丝结构的概要示意图；
[0017]图6示出本专利技术一实施例的内存存储装置的电压及电流的波形示意图；
[0018]图7示出本专利技术一实施例的电阻式内存存储装置的操作方法的步骤流程图。
[0019]附图标号说明
[0020]100:电阻式内存存储装置
[0021]110:第一选择器电路
[0022]120:第二选择器电路
[0023]130:内存控制器
[0024]132:逻辑控制电路
[0025]134:时序控制电路
[0026]136:电压调节电路
[0027]138:电流感测电路
[0028]140:内存晶胞
[0029]300:内存晶胞转态
[0030]BL:位线
[0031]E:电场方向
[0032]e-:电子移动的方向
[0033]Id:写入电流
[0034]Iref、Iref1、Iref2、Iref3:预设电流值
[0035]L1、L2、L3:电压电平
[0036]P0、P2、P4:电阻转态期间
[0037]P1、P3、P5:灯丝稳定期间
[0038]R:内存晶胞的电阻
[0039]S100、S110:方法步骤
[0040]SL:源极线
[0041]T1:第一选择晶体管
[0042]T2:第二选择晶体管
[0043]T3:内存晶胞的晶体管
[0044]TA、TB、TC、t0、t0a、t1、t2、t3、t4、t5、t6:时间点
[0045]T_WPW:写入脉冲宽度期间
[0046]V1:控制电压
[0047]V2:电压
[0048]V3:字线电压
[0049]V本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电阻式内存存储装置，包括：内存阵列，包括多个内存晶胞，所述多个内存晶胞的每一个在写入脉冲宽度期间输出写入电流；第一选择晶体管，耦接至所述多个内存晶胞，其中所述第一选择晶体管包括控制端；以及内存控制器，耦接至所述第一选择晶体管及所述多个内存晶胞，所述内存控制器被配置以在所述写入脉冲宽度期间的第一电阻转态期间，将依据所述写入电流而逐渐变化至第一电压电平的第一控制电压施加至所述第一选择晶体管的所述控制端，且在所述第一电阻转态期间之后的第一灯丝稳定期间将所述第一控制电压设定为所述第一电压电平，以使所述写入电流限制在第一预设电流值。2.根据权利要求1所述的电阻式内存存储装置，其中所述写入脉冲宽度期间包括多个电阻转态期间与多个灯丝稳定期间，所述写入电流在所述多个灯丝的每一个稳定期间被限制在对应的所述预设电流值。3.根据权利要求2所述的电阻式内存存储装置，其中所述多个电阻转态期间包括所述第一电阻转态期间以及在所述第一灯丝稳定期间之后的第二电阻转态期间，所述多个灯丝稳定期间包括所述第一灯丝稳定期间以及在所述第二电阻转态期间之后的第二灯丝稳定期间，所述内存控制器被配置以使所述第一控制电压在所述第一电阻转态期间逐渐变化至所述第一电压电平，且使所述第一控制电压在所述第二电阻转态期间逐渐变化至第二电压电平，且被配置以在所述第二灯丝稳定期间将所述第一控制电压设定为所述第二电压电平，其中所述第二电压电平大于所述第一电压电平。4.根据权利要求3所述的电阻式内存存储装置，其中所述内存控制器被配置为在所述第一电阻转态期间使所述第一控制电压由初始控制电压渐增至最终控制电压，且所述最终控制电压大于所述第一电压电平。5.根据权利要求3所述的电阻式内存存储装置，其中所述写入电流在所述第二灯丝稳定期间被限制在大于所述第一预设电流值的第二预设电流值。6.根据权利要求1所述的电阻式内存存储装置，还包括第二选择晶体管，耦接至所述多个内存晶胞以及所述内存控制器，其中所述第二选择晶体管包括第一端、第二端及控制端，所述第二选择晶体管的所述第一端耦接至所述多个内存晶胞，所述第二选择晶体管的所述第二端耦接至源极线，且所述写入电流从所述第二选择晶体管的所述第二端输出至所述内存控制器，其中所述第一选择晶体管还包括第一端及第二端，所述第一选择晶体管的所述第一端耦接至位线，所述第一选择晶体管的所述第二端耦接至所述内存晶胞，且所述第一选择晶体管依据所述第一控制电压提供所述写入电流至所述多个内存晶胞的其中一者，其中所述多个内存晶胞的每一个包括晶体管与可变电阻，其中所述内存控制器被配置以在所述写入脉冲宽度期间对所述第二选择晶体管提供使所述第二选择晶体管全开的电压，且对所述晶体管提供使所述晶体管全开的电压。7.根据权利要求6所述的电阻式内存存储装置，其中所述内存控制器包括：逻辑控制电路，被配置以接收所述第一预设电流值的设定、所述第一灯丝稳定期间的时间长度的设定，以及接收所述写入电流；
时序控制电路，被配置以输出施加到所述第二选择晶体管的所述控制端的第二控制电压，以及输出施加到所述晶体管的控制端的第三控制电压；电压调节电路，...

【专利技术属性】
技术研发人员：林立伟，郑隆吉，郑如杰，郭盈杉，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：