控制数据缓冲器的方法和装置制造方法及图纸

在光盘的再现过程中，以特定的第一瞬时数据速率产生数据流。以第二瞬时数据速率对存储的有用信息进行进一步处理，它不一定对应第一数据速率。为了补偿造成的差别，在来自拾取器的数据流中插入一个光道缓冲器。然而，连接到这一缓冲器的每个译码器需要一个要译码的那部分数据流的专用比特缓冲器。如果借助于一个链接表由译码器直接处理写入到光道缓冲器的数据，就能够避免对光道缓冲器中数据的对应再复制。这种链接表是由一个软件多路分解器产生的。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及控制数据缓冲器的方法和装置，例如DVD播放机中的光道缓冲器。在光盘的再现过程中，拾取器按照特定的第一瞬时数据速率产生数据流。对存储的有用信息进行的进一步处理是按照第二瞬时数据速率来执行的，它不一定等于第一数据速率。为了补偿这种差别，需要在来自拾取器的数据流中插入一个光道缓冲器。如上所述，光道缓冲器必须补偿不同的瞬时或是短期数据速率。另一个要求是将来自数据流的相应的数据分配给各个有关的译码器，或是对数据流进行多路分解。例如，输入的数据包可能和可由译码器处理的数据包具有不同的长度和数据结构。译码器需要一种专用的比特缓冲器。目前的设备结构要求译码器的比特缓冲器包括一个单独的相关存储区。为了满足这种要求，数据首先要存储在光道缓冲器中，用来完成数据速率补偿，然后在同一个实际存储器内部重新复制并且重新分配，之后才能供各个译码器的比特缓冲器使用。然而，每次复制操作都会降低各部件的整体有效工作性能。一方面，用来管理复制操作的CPU(中央处理器)的负担被加重了。另一方面，复制操作会降低剩余存储器的带宽。本专利技术的目的是提供一种用来改进光道缓冲器控制的方法。该目的是借助于权利要求1的方法来实现的。本专利技术的另一个目的是提供一种使用本专利技术方法的装置。这一目的是借助于权利要求5的装置来实现的。在DVD(数字通用光盘)播放机中，视频或音频译码器和用来控制光道缓冲器的CPU(中央处理器)使用相同的地址空间，也就是说，译码器比特缓冲器被映射到CPU的地址空间中，因此，这种方案并不是特别有效的。然而，如果译码器能利用一个链接表来直接处理最初被写入光道缓冲器的数据，就有可能避免在光道缓冲器中重新复制数据。这种链接表是用软件的多路分解器产生的。另外还要修改译码器。如果必须同样以特定的顺序和在特定的时间提供数据，还可以用一个输出接口代替数据译码器。从原理上来说，本专利技术的方法包括以下步骤将输入数据流写入一个数据缓冲器，控制这一输入数据流，从中读出至少一个输出数据流，并且在与各个输出数据流相关联的一个数据译码器中进行进一步的处理，在输出数据流中必须能够以一种组合和/或有可能不同于输入数据流的顺序获得用于数据译码器的数据，在这种情况下，与各个输出数据流有关的数据是利用一个链接表来提供的，用一个对应的多路分解器根据用于数据译码器的输入数据流来产生这种链接表，所述输入数据流被写入数据缓冲器。例如，在播放特技模式时可能需要对数据采取不同的顺序和/或组合。本专利技术方法的进一步扩展体现在有关的从属权利要求中。从原理上来说，本专利技术的装置具有一个数据缓冲器，利用一个输入DMA控制器将输入数据流写入该数据缓冲器，从输入数据流中读出至少一个输出数据流，并且在与各个输出数据流相关联的一个数据译码器中进行进一步的处理，必须能够以一种组合和/或可能不同于输入数据流的顺序在输出数据流中获得用于数据译码器的数据，在这种情况下，与各个输出数据流有关的数据是利用一个链接表来提供的，用一个对应的多路分解器根据用于数据译码器的输入数据流来产生这种链接表，所述输入数据流被写入数据缓冲器。本专利技术装置的进一步扩展体现在有关的从属权利要求中。以下要参照附图来说明本专利技术的具体实施例，在附图中附图说明图1表示一个DVD播放机的简化框图；图2表示对图1的跟踪控制器的控制所进行的改进；图3表示一个链接表的应用。图1中表示了一个用电机M驱动的光盘D，利用拾取器P从盘上读出数据。在经过例如放大和纠错之后，通过一个输入DMA控制器(直接存储器存取)IDMA将这些数据按照经调节的形式输送到光道缓冲器(TB)。在所述光道缓冲器中按照所述顺序缓存这些数据，以补偿瞬时或是短期的不同数据速率。从光道缓冲器中每次将缓存的数据流中对应的部分数据流再复制到相关的一个译码器比特缓冲器中。在这种情况下可以包括视频译码器，音频译码器，分画面译码器，和/或数据译码器DAT。视频译码器VID可以是一个MPEG视频译码器。音频译码器AUD可以是一个MPEG或AC3音频译码器。也可以用一个输出接口来代替数据译码器。然而，这种译码器需要专用的比特缓冲器，以便按照特定的顺序和在特定时刻存取特定的数据。因此，以一种组合和/或可能不同于输入数据流的顺序，在输出数据流中必须可获得用于数据译码器的数据。正如上文中所述，由于目前的设备结构要求译码器的比特缓冲器包括一个单独的相关存储区，由一个输出DMA控制器ODMA按照要求的顺序和在要求的时间将最初被存入光道缓冲器的数据再复制到用于各个译码器的比特缓冲器中。输入DMA控制器IDMA和输出DMA控制器ODMA是由公用处理器μP来控制的，也可以采用两个独立的处理器。如果采用一个排序表用译码器VID、AUD、DAT直接来处理最初写入光道缓冲器的数据，并且将光道缓冲器TB和译码器比特缓冲器映射到同一个实际的存储器中，就可以避免将数据从光道缓冲器再复制到译码器比特缓冲器。图2表示了一个对应的框图，与图1相比，由于省去了将数据从光道缓冲器TB再复制到译码器比特缓冲器的工作，就不再需要输出DMA控制器ODMA了。TB,IDMA,VIDM,AUDM和DATM的原理与图1中相同，但是TB可以采用较小的存储器带宽。图3所示的链接表是用软件的多路分解器SMUX产生的，可以认为它是和处理器μP联系在一起的。光道缓冲器TB的容量例如是200K字节。来自拾取器P的数据流中的数据可以例如被编制成长度为2048字节的数据扇区，并且用IDMA将其写入TB中空闲的区域。例如，由于这一区域中原先的数据已经在一个译码器中完成了译码，TB中的一个空闲区域是空的。数据部分或是数据扇区D1、D2、D3最好比TB的容量要小，在这些数据部分被装入缓冲器TB之后，SMUX为有关的数据部分产生各自的管理数据H1、H2、H3，同时考虑到D1、D2、D3中包含的首标信息。这些管理数据代表一个链接表，并且规定了各个数据部分所属的译码器，以及可能的话来自各个数据部分的数据被送到译码器的顺序和时间。IL0用数据部分D1所属的第一管理数据包H1来代表链接表的起点。地址IL1最好在这一管理数据包H1的起点，用这个地址涉及下一个管理数据包H2也就是链接表的下一部分的起点。对数据部分D2和D3，地址IL2，以及管理数据包H3采取相应的方式。可以用代替这样一个地址的结尾标识或是缺少这种地址来规定链接表的结尾。在一个数据部分从TB到达对应的译码器之后，利用链接表的连续性计算出下一个数据部分。另外，与图1的情况相比，译码器VIDM、AUDM和DATM被修改，让它们能够通过地址IL0,IL1,IL2,…到达下一个有关数据的起点，并且能够检测到结尾标识或是缺少的地址，从而检测到链接表的结束。链接表的长度例如取决于编码图像类型和来自IP的多路复用数据流中的各个有关的数据扇区编号。例如，帧内编码图像可能需要的链接表比帧间编码图像的链接表要长。本专利技术允许使用比较便宜的缓冲器，它只需要具备比较小的存储器带宽。本专利技术还允许使用分配给缓冲器的相应低功率处理器。光道缓冲器的容量还可以动态地适应IP的数据流中的数据扇区类型的各种比例，并且适应译码器的当前要求。不需要对光道缓冲器的内部区域限定固定的功能性分配。本专利技术可以在所有类型存储媒体的再现设备中使用，特别是用于本文档来自技高网...

【技术保护点】
用来控制一个数据缓冲器（ＴＢ）的方法，将一个输入数据流写入（ＩＤＭＡ）该数据缓冲器，从中读出至少一个由输入数据流产生的输出数据流，并在与各个输出数据流相关联的一个数据译码器（ＶＩＤＭ，ＡＵＤＭ，ＤＡＴＭ）中进行进一步的处理，在输出数据流中必须可以一种组合和／或有可能不同于输入数据流的顺序获得用于数据译码器的数据，其特征是，属于各个输出数据流的数据是利用一个链接表来提供的，用一个对应的多路分解器根据用于数据译码器的输入数据流来产生这种链接表，所述输入数据流被写入数据缓冲器（ＴＢ）。

【技术特征摘要】
EP 1997-11-11 97119673.81．用来控制一个数据缓冲器(TB)的方法，将一个输入数据流写入(IDMA)该数据缓冲器，从中读出至少一个由输入数据流产生的输出数据流，并在与各个输出数据流相关联的一个数据译码器(VIDM,AUDM,DATM)中进行进一步的处理，在输出数据流中必须可以一种组合和/或有可能不同于输入数据流的顺序获得用于数据译码器的数据，其特征是，属于各个输出数据流的数据是利用一个链接表来提供的，用一个对应的多路分解器根据用于数据译码器的输入数据流来产生这种链接表，所述输入数据流被写入数据缓冲器(TB)。2．按照权利要求1的方法，其特征是在每一情况下都有一个输出数据流相对于一个视频数据译码器(VIDM)和/或一个音频数据译码器(AUDM)和/或一个分画面数据译码器。3．按照权利要求1或2的方法，其特征是多路分解器...

【专利技术属性】
技术研发人员：拉尔夫奥斯特曼，
申请(专利权)人：德国汤姆逊布朗特公司，
类型：发明
国别省市：DE[德国]