晶体管的驱动电路制造技术

本实用新型专利技术提供了一种晶体管的驱动电路，其输入端输入PWM信号与表征所述晶体管的集电极电压的集电极电压检测信号的叠加信号；利用信号区分模块将叠加信号区分为PWM信号及集电极电压检测信号分别输出，驱动模块可根据集电极电压检测信号产生过压检测信号，并根据过压检测信号和PWM信号产生控制所述晶体管的通断的驱动信号，同时起到驱动晶体管以及检测晶体管的集电极电压的功能，实现对所述晶体管进行过压保护的功能。过压保护的功能。过压保护的功能。

【技术实现步骤摘要】
晶体管的驱动电路


[0001]本技术涉及电力电子
，尤其涉及一种晶体管的驱动电路。

技术介绍

[0002]作为电子开关的晶体管(如IGBT)在各种不同的应用中，会出现晶体管电压过高而失效的情况；例如在电磁感应加热应用中，当存在电压浪涌、不稳定电网或者雷击时，晶体管的集电极电压会达到很高水平，过高的集电极电压容易使晶体管失效，故需对晶体管的集电极电压进行检测并保护。
[0003]目前，常规的晶体管集电极电压保护方法是在外围增加额外的保护电路，对晶体管的集电极电压进行检测和保护，这种方法需要增加很多电子元件及管脚，导致成本较高且管脚利用率较低，不符合集成电路小型化、高功率密度的发展趋势。

技术实现思路

[0004]本技术的目的在于提供一种晶体管的驱动电路，以解决现有的晶体管集电极电压保护方法中成本较高且管脚利用率较低的问题。
[0005]为了达到上述目的，本技术提供了一种晶体管的驱动电路，包括：
[0006]信号区分模块，接入一PWM信号与表征所述晶体管的集电极电压的集电极电压检测信号的叠加信号，并将所述叠加信号区分为所述PWM信号及所述集电极电压检测信号并分别输出；
[0007]驱动模块，与所述信号区分模块连接，接收所述PWM信号和所述集电极电压检测信号，根据所述集电极电压检测信号产生过压检测信号，并根据所述过压检测信号和所述PWM信号产生控制所述晶体管的通断的驱动信号。
[0008]可选的，还包括：
[0009]输入端，所述输入端与所述信号区分模块连接，所述信号区分模块通过所述输入端接收所述叠加信号。
[0010]可选的，所述信号区分模块包括：
[0011]第一电压比较单元，接入所述叠加信号，并将所述叠加信号与第一电压阈值进行比较，以区分出所述PWM信号并输出；
[0012]选通单元，所述选通单元的第一端与所述输入端连接，接入所述叠加信号，所述选通单元的第二端与所述第一电压比较单元连接，接入所述PWM信号，并根据所述PWM信号选通，以区分出所述集电极电压检测信号并输出。
[0013]可选的，所述选通单元包括选通开关，所述选通开关的第一端接入所述叠加信号，第二端与所述驱动模块连接；且所述选通开关的控制端与所述第一电压比较单元连接，接收所述PWM信号。
[0014]可选的，所述驱动模块包括：
[0015]第二电压比较单元，与所述选通单元连接，接收所述集电极电压检测信号，将所述
集电极电压检测信号与第二电压阈值进行比较，以输出所述过压检测信号；
[0016]驱动单元，与所述第一电压比较单元及所述第二电压比较单元连接，用于根据所述PWM信号和所述过压检测信号产生所述驱动信号。
[0017]可选的，所述第一电压比较单元及所述第二电压比较单元均为比较器。
[0018]可选的，所述信号区分模块、所述驱动模块及所述晶体管集成在同一芯片中。
[0019]可选的，所述信号区分模块及所述驱动模块集成在同一芯片中。
[0020]可选的，所述叠加信号为所述PWM信号与所述集电极电压检测信号叠加后产生的信号。
[0021]本技术提供的晶体管的驱动电路，其输入端输入PWM信号与表征所述晶体管的集电极电压的集电极电压检测信号的叠加信号；利用信号区分模块将叠加信号区分为PWM信号及集电极电压检测信号后分别输出，驱动模块可根据集电极电压检测信号产生过压检测信号，并根据过压检测信号和PWM信号产生控制所述晶体管的通断的驱动信号，同时起到驱动晶体管以及检测晶体管的集电极电压的功能，实现对所述晶体管进行过压保护的功能。
[0022]进一步地，信号区分模块、驱动模块及晶体管可以集成在同一芯片上，实现管脚的复用，提高管脚的利用率，并且可以减少大量外围器件，能够有效控制成本，满足集成电路小型化、高功率密度的发展趋势。
附图说明
[0023]图1为本技术实施例一提供的晶体管的驱动电路的连接框图；
[0024]图2为本技术实施例一提供的PWM信号、集电极电压及叠加信号的示意图；
[0025]图3a为本技术实施例一提供的叠加信号S
IN
与第一电压阈值Vth1的关系图；
[0026]图3b为本技术实施例一提供的集电极电压检测信号S
Vce
和第二电压阈值Vth2的关系图；
[0027]图4为本技术实施例一提供的晶体管的驱动电路的具体连接框图；
[0028]图5为本技术实施例一提供的晶体管的驱动系统的连接框图；
[0029]图6为本技术实施例一提供的晶体管的驱动系统的电路图；
[0030]图7为本技术实施例二提供的晶体管的驱动系统的电路图；
[0031]图8为本技术实施例三提供的晶体管的驱动系统的电路图；
[0032]图9为本技术实施例四提供的晶体管的驱动系统的电路图；
[0033]其中，附图标记为：
[0034]IN
‑
输入端；10
‑
信号区分模块；11
‑
第一电压比较单元；20
‑
驱动模块；21
‑
第二电压比较单元；22
‑
驱动单元；30
‑
信号生成模块；40
‑
信号叠加模块；41
‑
第一阻抗网络；42
‑
第二阻抗网络；43
‑
第三阻抗网络；44
‑
第四阻抗网络；45
‑
第五阻抗网络；46
‑
第六阻抗网络；47
‑
第七阻抗网络；Q
‑
晶体管；S
IN
‑
叠加信号；S
Vce
‑
集电极电压检测信号；S
PWM
‑
PWM信号；Vth1
‑
第一电压阈值；Vth2
‑
第二电压阈值；V0‑
供电电压；Vce
‑
集电极电压。
具体实施方式
[0035]下面将结合示意图对本技术的具体实施方式进行更详细的描述。根据下列描
述，本技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本技术实施例的目的。
[0036]实施例一
[0037]图1为本实施例提供的晶体管的驱动电路的连接框图。如图1所示，所述晶体管的驱动电路包括输入端IN、信号区分模块10及驱动模块20，所述驱动电路用于驱动所述晶体管Q。其中，输入端IN用于接入一PWM信号S
PWM
与表征所述晶体管Q的集电极电压的集电极电压检测信号S
Vce
的叠加信号S
IN
，并提供至所述信号区分模块10，所述信号区分模块1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶体管的驱动电路，其特征在于，包括：信号区分模块，接入一PWM信号与表征所述晶体管的集电极电压的集电极电压检测信号的叠加信号，并将所述叠加信号区分为所述PWM信号及所述集电极电压检测信号并分别输出；驱动模块，与所述信号区分模块连接，接收所述PWM信号和所述集电极电压检测信号，根据所述集电极电压检测信号产生过压检测信号，并根据所述过压检测信号和所述PWM信号产生控制所述晶体管的通断的驱动信号。2.如权利要求1所述的晶体管的驱动电路，其特征在于，还包括：输入端，所述输入端与所述信号区分模块连接，所述信号区分模块通过所述输入端接收所述叠加信号。3.如权利要求2所述的晶体管的驱动电路，其特征在于，所述信号区分模块包括：第一电压比较单元，接入所述叠加信号，并将所述叠加信号与第一电压阈值进行比较，以区分出所述PWM信号并输出；选通单元，所述选通单元的第一端与所述输入端连接，接入所述叠加信号，所述选通单元的第二端与所述第一电压比较单元连接，接入所述PWM信号，并根据所述PWM信号选通，以区分出所述集电极电压检测信号并输出。4.如权利要求3所述的晶体管的驱动电路，其...

【专利技术属性】
技术研发人员：夏原野，全超，黄军，
申请(专利权)人：杭州士兰微电子股份有限公司，
类型：新型
国别省市：