【技术实现步骤摘要】
半导体结构及其布局
[0001]本专利技术涉及一种半导体结构及其布局，特别是涉及一种包括嵌入式电阻结构的半导体结构及包括嵌入式电阻图案的半导体布局。
技术介绍
[0002]先进半导体技术中，系统单芯片(SOC)将各式模拟信号电路、数字信号电路及混合信号电路整合制作在同一芯片中，可降低生产成本、增加效能及降低功耗。举凡个人计算机、行车记录器、电视机、手机等产品，都受惠于系统单芯片的设计与实现。系统单芯片常包括被动元件例如嵌入式电阻(embedded resistor)，用来进行电压功率调节，使电路可顺利运行。如何顺利将嵌入式电阻整合制作在芯片中，为本领域积极研究的课题。
技术实现思路
[0003]为达上述目的，本专利技术提供一种包括嵌入式电阻结构的半导体结构及用于制作该半导体结构的半导体布局，可提高半导体结构的制作工艺余裕度，提高产品良率。
[0004]本专利技术一实施例提供了一种半导体布局，包括一基底图案围绕一隔离区图案，多个虚设图案位于该隔离区图案中，多个栅极图案位于该隔离区图案中并且穿过该多个虚设图案之间，以及多个电阻图案位于该隔离区图案中并且与该多个栅极图案重叠。
[0005]本专利技术另一实施例提供了一种半导体结构，包括一基底，该基底包括一隔离结构围绕多个岛状结构。一层间介电层位于该基底上。多个第一栅极结构位于该层间介电层中并位于该隔离结构上。多个电阻结构位于该层间介电层上并且分别对齐各该栅极结构，其中该多个栅极结构和该多个电阻结构包括不同材料。
附图说明
[0...
【技术保护点】
【技术特征摘要】
1.一种半导体布局，其特征在于，包括基底图案，围绕隔离区图案；多个虚设图案，位于该隔离区图案中；多个栅极图案，位于该隔离区图案中并且穿过该多个虚设图案之间；以及多个电阻图案，位于该隔离区图案中并且与该多个栅极图重叠。2.如权利要求1所述的半导体布局，其中该多个虚设图案的总面积占该隔离区图案的面积的百分比大于0％且小于50％。3.如权利要求1所述的半导体布局，其中该多个栅极图案沿第一方向延伸并沿第二方向平行排列。4.如权利要求3所述的半导体布局，其中该多个虚设图案包括矩形的形状，并且沿该第一方向和该第二方向对齐排列。5.如权利要求3所述的半导体布局，其中该多个虚设图案包括矩形的形状，并且沿该第一方向对齐排列，沿该第二方向交错排列。6.如权利要求3所述的半导体布局，其中该多个虚设图案沿该第一方向延伸并沿该第二方向与该多个栅极图案交错排列。7.如权利要求1所述的半导体布局，其中该多个栅极图案的边缘与该多个虚设图案的边缘部分重叠。8.如权利要求1所述的半导体布局，其中该多个栅极图案与该多个虚设图案完全不重叠。9.如权利要求1所述的半导体布局，其中该多个虚设图案与该隔离区图案的边缘完全不重叠。10.如权利要求1所述的半导体布局，其中该隔离区图案的范围与电阻标记区的范围重叠。11.一种半导体结构，其特征在于，包括:基底，包括隔离结构围绕多个岛状结构；层间...
【专利技术属性】
技术研发人员：张维峻，张幼弟，黄清俊，谈文毅，
申请(专利权)人：联芯集成电路制造厦门有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。