纠错码产生电路及其方法技术

本发明专利技术提供一种可使基于纠错码的计算的处理速度进一步高速化的纠错码产生方法。ＰＯ运算电路（１７１）通过依次取入由８位构成的符号行列表示ＤＶＤ块数据时的各列符号来进行计算外奇偶校验用的运算。另外，在ＰＩ运算电路（１７２）中，通过依次取入ＰＯ运算电路（１７１）所取入的上述符号，来进行各行的内奇偶校验用的运算。将该ＰＩ运算电路（１７２）的运算结果暂时保持在暂存器（１９０）中。

【技术实现步骤摘要】

本专利技术涉及产生两个系统的纠错码的纠错码产生方法。
技术介绍
图6中表示DVD(Digital Versatile Disc)的数据记录装置的整体结构。如该图6所示，在该数据记录装置中，将从主机转送来的数据暂时存储到例如由SDRAM(Synchronous Dynamic Random Access Memory)构成的缓冲存储器300中。并且，由数字信号处理电路200对该缓冲存储器300所存储的数据实施所定的数字处理。另外，由模拟信号处理电路310对从数字信号处理电路200输出的数据实施所定的模拟处理。而且，根据模拟信号处理电路310的输出，在光拾器320中将激光照射到光盘(DVD)330上。此外，这些数字信号处理电路200、模拟信号处理电路310、光拾器320由微型计算机340统一控制。这里，进一步说明在上述数字信号处理电路200内进行的处理。即，将从主机转送来的数据经主机接口210转送到管理其与上述缓冲存储器300之间的访问的存储器接口220。而且，在存储器接口220中，根据由地址产生电路230产生的缓冲存储器300的地址数据，访问对应的存储区域，并将从主机接口210转送来的数据存储到该存储区域中。另外，通过在存储器接口220中，根据由地址产生电路230产生的地址数据，访问缓冲存储器300的对应存储区域，从而中转数字信号处理电路200内的各处理电路和缓冲存储器300之间的数据交换。并且，由此对存储在缓冲存储器300中的数据实施各种数字处理。即，通过IED处理电路240，对存储在缓冲存储器300中的数据的DVD数据格式的每个扇区，添加2字节的IED(ID Error Detection Code)数据。另外，通过EDC处理电路250，对上述每个扇区添加4字节的EDC(ErrorDetection Code)数据。此外，通过加扰(scramble)处理电路260，对从主机转送来的数据实施所定的加扰处理。这样，通过ECC处理电路270，对添加了LED数据和EDC数据且实施了加扰处理的数据添加纠错码。进一步，通过8-16调制电路280对添加了纠错码的数据实施所定的交织处理、8-16调制处理和NRZI调制处理。并且，将由8-16调制电路280实施了所定处理的数据转送到模拟信号处理电路310中。这里，进一步说明上述ECC处理电路270中的处理。图7中表示DVD中作为具有纠错码的代码字的1块数据。在该图7中，用由8位数据构成的符号“Bi，j(i＝0～191、j＝0～171)”来行列表示由纠错码进行的成为纠错对象的数据的被纠错码。并且，对于被纠错码中由172列构成的各列“B0，0～B191，0、B0，1～B191，1、…、B0，171～B191，171”的符号群分别添加由16字节构成的外奇偶校验(POouter code parity)“B192，0～B207，0、B192，1～B207，1、…、B192，171～B207，171”。另外，对于被纠错码中由192行构成的各行“B0，0～B0，171、B1，0～B1，171、…、B191，0～B191，171”的符号群，分别添加由10字节构成的内奇偶校验(PIinner code parity)“B0，172～B0，181、B1，172～B1，181、…、B191，172～B191，181”。进一步，也对上述外奇偶校验的各行“B192，0～B192，171、…、B207，0～B207，171”添加上述内奇偶校验“B192，172～B192，181、…、B207，172～B207，181”。这样，在DVD中，添加有外奇偶校验和内奇偶校验两个系统的纠错码。并且，这样两个系统的纠错码由前图6所示的ECC处理电路270计算。即，ECC处理电路270包括运算部271和锁存部272，在运算部271中，根据构成上述符号群等的各符号和锁存部272所锁存的数据进行计算纠错码用的运算。例如，在计算第0列的外奇偶校验“B192，0～B207，0”时，在ECC处理电路270中，依次取入构成该第0列的符号群的各符号“B0，0～B191，0”，进行运算。该运算结果，与外奇偶校验相同，具有16位的数据量，由锁存部272锁存与该运算结果相关的数据。并且，通过取入构成被纠错码的最后一行的符号“B191，0”而进行运算的运算结果为外奇偶校验。另外，例如，在计算第0行的内奇偶校验“B0，172～B0，181”时，在ECC处理电路270中，依次取入构成该第0行的符号群的各符号“B0，0～B0，171”，进行运算。该运算结果，与内奇偶校验相同，具有10位的数据量，将与该运算结果相关的数据锁存在锁存部272内。并且，通过取入构成被纠错码的最后一列的符号“B0，171”而进行运算的运算结果为外奇偶校验。顺便说一下，如图8示意所示，以时分方式进行该图6所示的数字信号处理电路200的处理。这里，图8(a)、图8(b)表示从上述主机接口210向上述缓冲存储器300转送的数据对应于哪个块。另外，图8(c)～图8(h)分别表示添加了IED的数据、添加了EDC的数据、加扰处理后的数据、添加了外奇偶校验的数据、添加了内奇偶校验的数据、由上述8-16调制电路处理的数据分别是哪个块的数据。而且，作为现有的纠错方法，除此之外，还有例如下述专利文献1的段落 ～ 中记载的内容。专利文献1特开平10-63443号公报但是，在上述数字信号处理电路200中，如图8所示，由于以时分方式进行向缓冲存储器300的访问，所以当进行计算纠错码的处理时，由ECC处理电路270占有了向缓冲存储器300的访问。并且，从其他处理电路向缓冲存储器300的访问处于待机状态。尤其，在ECC处理电路270中，由于要进行计算这些外奇偶校验和内奇偶校验两个系统的纠错码的处理等，所以其处理时间在数字信号处理电路200的一系列处理中所占的比例很大。因此，例如，当以高倍速将数据记录到光盘330内等、要求数字信号处理电路200的高速处理时，很难满足该要求。
技术实现思路
本专利技术鉴于上述问题而作出，其目的在于，提供一种可以使纠错码的计算处理速度更高速化的纠错码产生方法。本专利技术能使纠错码的计算处理速度进一步高速化。是一种纠错码产生方法，其中当用由所定位数构成的符号来行列表示作为成为纠错对象的所定数据量的数据的被纠错码，将该各行和各列的一方作为第一符号群，将另一方作为第二符号群时，应分别将第一纠错码添加到各第一符号群，同时，分别将第二纠错码添加到各第二符号群，通过从外部取得各符号而产生所述第一和第二纠错码，其特征在于，具有第一步骤，通过依次取入构成所述第一符号群的各符号而连续进行计算所述第一纠错码用的运算；第二步骤，通过取入为了计算所述第一纠错码而取得的各符号，断续进行计算所述第二纠错码用的运算；第三步骤，暂时保持计算所述第二步骤的第二纠错码用的中间数据；所述第二步骤根据由所述第一步骤取得的各符号和在所述第三步骤中暂时保持的所述中间数据进行所述运算；所述第三步骤每当在所述第二步骤中进行运算时更新暂时保持的所述中间数据。根据本专利技术，可以使纠错码的计算处理速度进一步高速化。附图说明图1是表示针对本专利技术的纠错码产生方法适用于DVD的纠错码产生方法的一实施方式，实施其的装置本文档来自技高网...

【技术保护点】
一种纠错码产生方法，其中当用由所定位数构成的符号来行列表示作为成为纠错对象的所定数据量的数据的被纠错码，将该各行和各列的一方作为第一符号群，将另一方作为第二符号群时，应分别将第一纠错码添加到各第一符号群，同时，分别将第二纠错码添加到各第二符号群，通过从外部取得各符号而产生所述第一和第二纠错码，其特征在于，包括：第一步骤，通过依次取入构成所述第一符号群的各符号而连续进行计算所述第一纠错码用的运算；第二步骤，通过取入为了计算所述第一纠错码而取得的各符号，断续进行计算所述第二纠错码用的运算；第三步骤，暂时保持计算所述第二步骤的第二纠错码用的中间数据，所述第二步骤根据由所述第一步骤取得的各符号和在所述第三步骤中暂时保持的所述中间数据进行所述运算，所述第三步骤每当在所述第二步骤中进行运算时更新暂时保持的所述中间数据。

【技术特征摘要】
JP 2003-9-5 2003-313751;JP 2003-9-8 2003-3156731.一种纠错码产生方法，其中当用由所定位数构成的符号来行列表示作为成为纠错对象的所定数据量的数据的被纠错码，将该各行和各列的一方作为第一符号群，将另一方作为第二符号群时，应分别将第一纠错码添加到各第一符号群，同时，分别将第二纠错码添加到各第二符号群，通过从外部取得各符号而产生所述第一和第二纠错码，其特征在于，包括第一步骤，通过依次取入构成所述第一符号群的各符号而连续进行计算所述第一纠错码用的运算；第二步骤，通过取入为了计算所述第一纠错码而取得的各符号，断续进行计算所述第二纠错码用的运算；第三步骤，暂时保持计算所述第二步骤的第二纠错码用的中间数据，所述第二步骤根据由所述第一步骤取得的各符号和在所述第三步骤中暂时保持的所述中间数据进行所述运算，所述第三步骤每当在所述第二步骤中进行运算时更新暂时保持的所述中间数据。2.根据权利要求1所述的纠错码产生方法，其特征在于，上述第二步骤，针对最初的第一符号，取入为了计算所述第一纠错码所取得的各符号和初始数据，来执行计算所述第二纠错码用的所定运算；针对第2次以后的第一符号群，取入为了计算所述第一纠错码所取得的各符号和在所述第三步骤中暂时保持的所述中间数据，来执行计算所述第二纠错码用的所定运算。3.根据权利要求1或2所述的纠错码产生方法，其特征在于，所述各第一纠错码由所定的符号数构成，同时，对分别从各第一纠错码一个接一个收集符号的代码添加第二纠错码，还具有第四步骤，在所述第一步骤中，每当计算了所述各第一纠错码，就将所计算的第一纠错码转送到外部；第五步骤，使用所述第四步骤时所转送的第一纠错码的各符号，进行计算所述第二纠错码用的运算；和第六步骤，暂时保持所述第五步骤的计算第二纠错码用的中间数据，所述第五步骤使用所述第六步骤中暂时保持的所述中间数据进行运算。4.根据权利要求3所述的纠错编码产生方法，其特征在于，还具有第七步骤，在由所述第一步骤计算所述第一纠错码中的最后纠错码时，将使用了构成对应第一符号群的各符号的所述第二步骤的运算结果和使用了所计算的最后纠错码的各符号的所述第五步骤的运算...

【专利技术属性】
技术研发人员：塚水雄一朗，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]