一种3D异构集成多功能收发芯片制造技术

本发明专利技术公开了一种3D异构集成多功能收发芯片，包括由上至下的微波信号幅度与相位控制层、高密度Bump互连层、微波信号收发放大层和背面输入/输出端口层。本发明专利技术采用3D异构集成中道工艺，将Si CMOS幅相多功能芯片和GaAs高功率收发芯片垂直互连在一起，重点在于Si CMOS和GaAs芯片分别采用了TSV工艺和Hot Via工艺，同时两者的互连界面使用了Bump结构。本发明专利技术可实现微波信号的接收、发射和幅相控制，具有高集成、小型化和发射功率高等特点。小型化和发射功率高等特点。小型化和发射功率高等特点。

【技术实现步骤摘要】
一种3D异构集成多功能收发芯片


[0001]本专利技术属于集成电路领域和半导体工艺领域，特别涉及了一种集成多功能收发芯片。

技术介绍

[0002]随着雷达电子系统对微波电路集成度的要求越来越高，目前行业内有两种解决方案：一种是基于硅工艺的SOC（System On Chip）单片式设计思路；另一种是基于分立器件的SIP（System in Package）混合封装式设计思路。一方面由于微波集成电路的功能越来越复杂，这使得SOC的微波电路尺寸越来越大，显著降低了电路的成品率。另一方面，由于Si晶体管本身耐受功率的限制，使得基于SOC的单片式微波集成电路输出功率较小（＜30dBm），无法满足大多数雷达系统的使用要求。同时，随着雷达系统朝着小型化、轻质化和低成本的方向发展，传统的SIP混合集成方案由于体积笨重，重量大，已无法满足雷达系统使用要求。

技术实现思路

[0003]为了解决上述
技术介绍
提到的技术问题，本专利技术提出了一种3D异构集成多功能收发芯片，在芯片层面将Si CMOS幅相多功能芯片和GaAs高功率收发芯片在三维方向上异构集成，提高微波电路的集成度，并满足雷达系统的高功率要求。
[0004]为了实现上述技术目的，本专利技术的技术方案为：一种3D异构集成多功能收发芯片，包括由上至下的微波信号幅度与相位控制层、高密度Bump互连层、微波信号收发放大层和背面输入/输出端口层；所述微波信号幅度与相位控制层采用标准Si CMOS工艺，集成微波信号的放大、开关、衰减、移相和逻辑转换功能，并实现收发链路的电源自调制功能，微波信号幅度与相位控制层中顶层的微波信号通过TSV向下垂直传输；所述高密度Bump互连层采用大马士革工艺，不同Bump间的高度差一致性≤5um，实现微波信号垂直传输、数字信号垂直传输和热传导；所述微波信号收发放大层采用标准GaAs工艺，集成微波信号的前级接收、末级发射和收发开关功能，微波信号收发放大层中的微波信号通过Hot Via向下垂直传输；所述背面输入/输出端口层集成了阵列化的BGA焊球，所有信号均通过BGA焊球进行输入和输出，并将整个芯片的热传导至安装界面。
[0005]进一步地，在微波信号幅度与相位控制层中，采用填实和不填实两种类型的TSV，填实的TSV的填实材料为铜，且无空洞和缺陷；不填实的TSV的侧壁材料为铜；两种类型的TSV与Si的侧壁之间均有一层二氧化硅绝缘层。
[0006]进一步地，在微波信号幅度与相位控制层中，移相位数≥6位，衰减位数≥6位。
[0007]进一步地，在高密度Bump互连层中，Bump的材料为CuNiSnAg。
[0008]进一步地，在高密度Bump互连层中，Bump通过中道工艺生长在晶圆上。
[0009]进一步地，在高密度Bump互连层中，Bump的直径≥30um，间距≥40um。
[0010]进一步地，在微波信号收发放大层中，Hot Via为不填实通孔，侧壁材料为金，通孔两端覆盖金层使通孔不露出。
[0011]进一步地，在微波信号收发放大层中，Hot Via的直径为30um。
[0012]进一步地，在微波信号收发放大层中，单路发射功率≥1W，噪声系数≤3.5dB。
[0013]进一步地，在背面输入/输出端口层中，BGA焊球的直径≥200um，间距≥200um。
[0014]采用上述技术方案带来的有益效果：本专利技术采用3D异构集成中道工艺，将Si CMOS幅相多功能芯片和GaAs高功率收发芯片垂直互连在一起，具体地，Si CMOS和GaAs芯片分别采用了硅通孔（TSV）工艺和GaAs通孔（Hot Via）工艺，同时两者的互连界面使用了高密度微凸点（Bump）结构，采用标准的球栅阵列（BGA）封装形式，可实现微波信号的接收、发射和幅相控制，具有高集成、小型化和发射功率高等特点。
附图说明
[0015]图1是本专利技术的整体结构图；图2是本专利技术中微波信号幅度与相位控制层结构图；图3是本专利技术中高密度Bump互连层结构图；图4是本专利技术中微波信号收发放大层和背面输入/输出端口层结构图；图5是Si CMOS幅相多功能芯片和GaAs高功率收发芯片电路图。
[0016]标号说明：1、微波信号幅度与相位控制层；2、TSV；3、高密度Bump互连层；4、微波信号收发放大层；5、Hot Via；6、背面输入/输出端口层。
具体实施方式
[0017]以下将结合附图，对本专利技术的技术方案进行详细说明。
[0018]本专利技术设计了一种3D异构集成多功能收发芯片，如图1所示，包括由上至下的微波信号幅度与相位控制层、高密度Bump互连层、微波信号收发放大层和背面输入/输出端口层。如图2所示，微波信号幅度与相位控制层采用标准Si CMOS工艺，集成微波信号的放大、开关、衰减、移相和逻辑转换功能，并实现收发链路的电源自调制功能，微波信号幅度与相位控制层中顶层的微波信号通过TSV向下垂直传输。如图3所示，高密度Bump互连层采用大马士革工艺，不同Bump间的高度差一致性≤5um，实现微波信号垂直传输、数字信号垂直传输和热传导。如图4所示，微波信号收发放大层采用标准GaAs工艺，集成微波信号的前级接收、末级发射和收发开关功能，微波信号收发放大层中的微波信号通过Hot Via向下垂直传输。如图4所示，背面输入/输出端口层集成了阵列化的BGA焊球，所有信号均通过BGA焊球进行输入和输出，并将整个芯片的热传导至安装界面。如图5所示，本专利技术采用3D异构集成中道工艺，将Si CMOS幅相多功能芯片（微波信号幅度与相位控制层）和GaAs高功率收发芯片（包括功率放大器PA、低噪声放大器LNA，微波信号收发放大层）通过高密度Bump垂直互连在一起。
[0019]在本实施例中，优选地，在微波信号幅度与相位控制层中，采用填实和不填实两种类型的TSV，填实的TSV的填实材料为铜，且无空洞和缺陷；不填实的TSV的侧壁材料为铜；两种类型的TSV与Si的侧壁之间均有一层二氧化硅绝缘层。移相位数≥6位，衰减位数≥6位。具体地，微波信号幅度与相位控制层集成了微波小信号放大器（AMP）、6位移相器（PH）、6位衰减器（AT）、串并转换电路和部分电源自调制电路，可实现雷达系统的波束赋形功能。微波
信号、数字信号以及电源地均通过TSV实现从Si正面到背面的垂直传输。其中，TSV通孔的制作步骤在标准CMOS工艺之后，采用背孔刻蚀的方式，实现侧壁镀铜或者实心填铜，然后在Si晶圆背面生长一层介质层，通过在介质层上开孔和制作一层RDL布线，实现TSV与Bump的互连。
[0020]在本实施例中，优选地，在高密度Bump互连层中，Bump的材料为CuNiSnAg。Bump通过中道工艺生长在Si CMOS晶圆上。Bump的直径≥30um，间距≥40um。具体地，Bump制作在Si CMOS晶圆背面的RDL上，根据不同微波电路有源区的布局，Bump呈矩形化阵列分布，通过回流焊工艺与GaAs高功率收发芯片异构集成在一起。
[0021]在本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种3D异构集成多功能收发芯片，其特征在于：包括由上至下的微波信号幅度与相位控制层、高密度Bump互连层、微波信号收发放大层和背面输入/输出端口层；所述微波信号幅度与相位控制层采用标准Si CMOS工艺，集成微波信号的放大、开关、衰减、移相和逻辑转换功能，并实现收发链路的电源自调制功能，微波信号幅度与相位控制层中顶层的微波信号通过TSV向下垂直传输；所述高密度Bump互连层采用大马士革工艺，不同Bump间的高度差一致性≤5um，实现微波信号垂直传输、数字信号垂直传输和热传导；所述微波信号收发放大层采用标准GaAs工艺，集成微波信号的前级接收、末级发射和收发开关功能，微波信号收发放大层中的微波信号通过Hot Via向下垂直传输；所述背面输入/输出端口层集成了阵列化的BGA焊球，所有信号均通过BGA焊球进行输入和输出，并将整个芯片的热传导至安装界面。2.根据权利要求1所述3D异构集成多功能收发芯片，其特征在于：在微波信号幅度与相位控制层中，采用填实和不填实两种类型的TSV，填实的TSV的填实材料为铜，且无空洞和缺陷；不填实的TSV的侧壁材料为铜；两种类型的TSV与Si的侧壁之间均有一层二氧化硅绝缘层。3.根据权利要求1...

【专利技术属性】
技术研发人员：沈国策，周骏，
申请(专利权)人：南京国博电子股份有限公司，
类型：发明
国别省市：