访问存储器的方法及对应电路技术

公开了访问存储器的方法及对应电路。一种访问存储器以读取和/或写入数据的实施例方法包括生成存储器事务请求，该存储器事务请求包括对于存储器中的一组存储器位置的存储器访问请求的突发，存储器位置具有相应存储器地址。该方法还包括经由互连总线向耦接到存储器的存储器控制器电路发送第一信号和第二信号，第一信号传送存储器事务请求，第二信号传送用于将存储器访问请求的突发映射到存储器中的存储器位置的相应存储器地址上的信息。该方法还包括：根据由第二信号传送的信息，计算存储器地址的相应存储器地址，以及访问存储器地址以从存储器地址读取数据和/或将数据写入存储器地址。器地址。器地址。

【技术实现步骤摘要】
访问存储器的方法及对应电路
[0001]相关申请的交叉引用
[0002]本申请要求2020年4月29日提交的意大利申请第102020000009364号的权益，该申请通过引用结合于此。


[0003]本说明书涉及数字信号处理电路，例如硬件加速器，以及相关的方法、设备和系统。

技术介绍

[0004]各种实时数字信号处理系统(例如，用于处理视频数据和/或图像数据、雷达数据、无线通信数据，如汽车领域中日益需要的)可能涉及每单位时间处理相关量的数据。
[0005]就这一点而言，各种数字信号处理器(例如，用于计算诸如快速傅里叶变换(FFT)、波束成形、有限脉冲响应(FIR)滤波器、神经网络等的算法的协处理器)是本领域已知的。其中，流水线体系结构和基于存储器的体系结构是两种已知的解决方案。
[0006]为了有效地应对资源需求处理(例如，在大数据集上和/或不同大小的FFT算法的计算)，基于存储器的体系结构可以是优选的。
[0007]然而，本领域已知的数字信号处理器可能不提供适于某些算法的有效计算的存储器访问方案。

技术实现思路

[0008]一个或多个实施例的目的是提供一种访问数字信号处理器中的存储器的方法，该方法解决了上述缺点。
[0009]一个或多个实施例可以旨在提供适于高性能数字信号处理应用的通信总线控制器(例如，用于高级微控制器总线体系结构(AMBA)高级可扩展接口(AXI)总线)。这可以通过扩展允许的增量/包装突发(wrapping burst)事务以及通过指定要使用可选的用户可用信号来使用的存储体访问方案来实现。
[0010]根据一个或多个实施例，这样的目的可以通过具有所附权利要求中阐述的特征的方法来实现。
[0011]一个或多个实施例可以涉及对应电路。
[0012]权利要求是本文提供的关于实施例的技术教导的组成部分。
[0013]根据一个或多个实施例，提供了一种访问存储器以读取和/或写入数据的方法。该方法可以包括生成存储器事务请求，存储器事务请求包括向存储器中的一组存储器位置(memory locations，存储位置)的存储器访问请求的突发，其中，存储器位置具有相应存储器地址。该方法可以包括经由互连总线向耦接到存储器的存储器控制器电路发送信号。第一信号可以传送存储器事务请求，并且第二信号可以传送用于将存储器访问请求的突发映射到存储器中的存储器位置的相应存储器地址上的信息。该方法可以包括：根据由第二信
号传送的信息，计算存储器位置的相应存储器地址，以及访问存储器位置以从存储器位置读取数据和/或将数据写入存储器位置。
[0014]因此，一个或多个实施例可以有利地提供在总线上将不同的单个存储器访问分组为单个突发事务的可能性，和/或提供在事务突发内对要使用的存储体访问方案进行编码的可能性。一个或多个实施例可以与现有总线标准(例如，AXI4、AXI3)兼容。
附图说明
[0015]现在将参考附图仅以示例的方式描述一个或多个实施例，其中：
[0016]图1是根据一个或多个实施例的诸如片上系统的电子系统的示例性电路框图；以及
[0017]图2是基
‑
2，16点快速傅里叶变换(FFT)算法的示例性数据流图。
具体实施方式
[0018]在随后的描述中，示出了一个或多个具体细节，旨在提供对本说明书的实施例的示例的深入理解。可以在没有一个或多个特定细节的情况下，或者通过其它方法、部件、材料等来获得实施例。在其它情况下，未详细说明或描述已知的结构、材料或操作，使得不会模糊实施例的某些方面。
[0019]在本说明书的框架中对“实施例”或“一个实施例”的引用旨在指示在至少一个实施例中包括关于该实施例描述的特定配置、结构或特征。因此，在本说明书的一个或多个点中可能存在的诸如“在实施例中”或“在一个实施例中”的短语不一定指的是一个且相同的实施例。此外，特定构象、结构或特征可以在一个或多个实施例中以任何适当的方式组合。
[0020]在本文所附的整个附图中，相同的部件或元件用相同的附图标记/标号表示，并且为简洁起见，将不再重复相应的描述。
[0021]本文使用的参考/标题仅仅是为了方便而提供的，因此并不限定实施例的保护范围或范围。
[0022]作为对示例性实施例的详细描述的介绍，可以首先参考图1。图1是根据一个或多个实施例的电子系统1的示例性电路框图，例如设计用于数字信号处理的片上系统(SoC)。电子系统1可以包括电子电路，例如：中央处理单元10(CPU，例如微处理器)、主系统存储器12(例如系统RAM
‑
随机访问存储器)、直接存储器访问控制器14和数字信号处理器16(例如硬件加速器电路，例如基于存储器的FFT协处理器)。
[0023]应当理解，在本说明书中，当指定数字信号处理器16时，对FFT协处理器的任何具体引用纯粹是以非限制性示例的方式进行的。从下面的描述将清楚地看出，根据一个或多个实施例的数字信号处理器16可以被配置为执行各种不同的算法。
[0024]如图1所示，电子系统1中的电子电路可以借助于系统互连网络18连接，例如SoC互连、片上网络、网络互连或交叉开关(交叉杆)。
[0025]如图1所例示，在一个或多个实施例中，数字信号处理器16可以包括至少一个处理元件160，优选地包括数目P的处理元件1600、1601、
…
、160
P
‑1以及一组本地数据存储体M0、
…
、M
Q
‑1。
[0026]在一个或多个实施例中，数字信号处理器16还可以包括本地控制单元161、本地互
连网络162、本地数据存储器控制器163、耦接到一组本地只读存储器165(优选地，数目P的本地只读存储器1650、1651、
…
、165
P
‑1)的本地ROM控制器164；以及耦接到一组本地可配置系数存储器167(优选地，数目P的本地可配置系数存储器1670、1671、
…
、167
P
‑1)的本地配置存储器控制器166。
[0027]在一个或多个实施例中，处理元件1600、1601、
…
、160
P
‑1可以包括数学运算符，例如，基
‑
2蝶形单元(radix
‑
2butterfly units)和/或乘
‑
累加(MAC)单元。在各种实施例中，可以使用更高基数算术处理单元，例如，通称为基
‑
S蝶形单元。在各种实施例中，处理元件160可以是可重新配置的，以在不同的时间执行不同的操作。
[0028]处理元件160可以包括具有低复杂度的相应内部直接存储器访问控制器1680、1681、
…
、168
P
‑1。具体地，处理元件160可以被配置为通过相应直接存储器访问控本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种访问存储器以读取和/或写入数据的方法，所述方法包括：生成存储器事务请求，所述存储器事务请求包括对于所述存储器中的一组存储器位置的存储器访问请求的突发，所述存储器位置具有相应存储器地址；经由互连总线向耦接到所述存储器的存储器控制器电路发送第一信号和第二信号，所述第一信号传送所述存储器事务请求，所述第二信号传送用于将所述存储器访问请求的突发映射到所述存储器中的所述存储器位置的相应存储器地址的信息；以及根据由所述第二信号传送的所述信息，计算所述存储器位置的相应存储器地址，并且访问所述存储器位置，以从所述存储器位置读取数据和/或将数据写入所述存储器位置。2.根据权利要求1所述的方法，其中所述互连总线包括高级可扩展接口AXI总线，所述方法包括：根据AXI协议对所述第一信号和所述第二信号进行编码，以经由所述互连总线传输；以及通过所述AXI总线的AWUSER信道和/或ARUSER信道发送所述第二信号。3.根据权利要求1所述的方法，其中生成所述存储器事务请求包括：存储器访问请求的增量突发、或存储器访问请求的包装突发。4.根据权利要求1所述的方法，还包括：在由所述第一信号传送的所述存储器事务请求中包括突发类型数据和突发长度数据。5.根据权利要求1所述的方法，还包括：在由所述第二信号传送的所述信息中包括步幅值，所述步幅值指示所述存储器访问请求的突发中的两个连续存储器位置之间的数据单元的数目；以及根据所述步幅值，计算所述存储器位置的所述相应存储器地址。6.根据权利要求1所述的方法，还包括：在由所述第二信号传送的所述信息中包括指示存储器访问方案的数据；以及根据指示所述存储器访问方案的所述数据，访问所述存储器位置，以从所述存储器位置读取数据和/或将数据写入所述存储器位置。7.根据权利要求6所述的方法，其中所述存储器访问方案选自：增量访问方案、低阶交错访问方案、或用于快速傅里叶变换算法的计算的访问方案。8.根据权利要求1所述的方法，还包括：对处理电路进行编程，以在多个后续处理阶段中处理数据；以及在所述后续处理阶段中的每个后续处理阶段生成至少一个存储器事务请求，以从所述存储器位置读取数据和/或将数据写入所述存储器位置。9.一种电路，包括：存储器，用于存储数据；处理电路，用于处理数据；存储器控制器电路；以及互连总线，将所述存储器控制器电路耦接到所述存储器和所述处理电路；其中所述处理电路被配置为：生成存储器事务请求，所述存储器事务请求包括对于所述存储器中的一组存储器位置的存储器访问请求的相应突发，所述存储器位置具有相应存储器地址；以及
经由所述互连总线向所述存储器控制器电路发送第一信号和第二信号，所述第一信号传送所述存储器事务请求，所述第二信号传送用于将所述存储器访问请求的突发映射到所述存储器中的所述存储器位置的相应存储器地址上的信息；以及其中所述存储器控制器电路被配置为：根据由所述第二信号传送的所述信息，计算所述存储器位置的相应存储器地址；以及访问所述存储器位置以从所述存储器位置读取数据，以由所述处理电路处理和/或将由所述处理电路处理的数据写入所述存储器位置。10.根据权利要求9所述的电路，其中所述互连总线包括高级可扩展接口AXI总线，并且其中所述处理电路还被配置为：根据所述AXI协议对所述第一信号和所述第二信号进行编码，以经由所述互连总线传输；以及通过所述AXI总线的AWUSER信道和/或ARUSER信道发送所述第二信号。11.根据权利要求9所述的电路，其中所述存储器事务请求包括：存储器访问请求的增量突发、或存储器访问请求的包装突发。12.根据权利要求9所述的电路，其中由所述第一信号传送的所述存储器事务请求包括突发类型数据和...

【专利技术属性】
技术研发人员：G，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：