半导体存储装置制造方法及图纸

本实用新型专利技术公开了一种半导体存储装置，其特征在于包含一基底，定义有一存储区以及一围绕存储区的一边缘区；多个有源区，位于基底表面且位于存储区内，并且各有源区沿着一斜向方向排列，边缘区内包含有一虚设有源区图案，虚设有源区图案包含有一第一边缘主轴图案，以及多条第一长分支与多条短分支连接边缘主轴图案；多个存储节点接触，接触虚设有源区图案的第一长分支，但不接触虚设有源区图案的短分支。本实用新型专利技术将一部分的存储节点接触设置在边缘区中的虚设有源区图案上，可以降低制程的难度，且周围的存储节点接触可以充当保护结构以保护中间存储区组件，防止组件受到物理或是电性上的影响。电性上的影响。电性上的影响。

【技术实现步骤摘要】
半导体存储装置


[0001]本技术涉及一种半导体装置，尤其是涉及一种半导体存储装置。

技术介绍

[0002]随着各种电子产品朝小型化发展之趋势，动态随机存储器(dynamic randomaccess memory,DRAM)单元的设计也必须符合高集成度及高密度之要求。对于一具备凹入式闸极结构之DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构之漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面闸极结构之DRAM单元。
[0003]一般来说，具备凹入式闸极结构之DRAM单元会包含一晶体管组件与一电荷贮存装置，以接收来自于位线及字线的电压信号。然而，受限于工艺技术之故，现有具备凹入式闸极结构之DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器组件之效能及可靠度。

技术实现思路

[0004]本技术公开了一种半导体存储装置，其特征在于包含一基底，定义有一存储区以及一围绕存储区的一边缘区；多个有源区，位于基底表面且位于存储区内，并且各有源区沿着一斜向方向排列，边缘区内包含有一虚设有源区图案，虚设有源区图案包含有一第一边缘主轴图案，以及多条第一长分支与多条短分支连接边缘主轴图案；多个存储节点接触，接触虚设有源区图案的第一长分支，但不接触虚设有源区图案的短分支。
[0005]本技术的特征在于，有别于公知技术中通常仅将存储节点接触(storagenode contact，简称SC)设置在存储区内的有源区(active area，AA)两端，而不设置在边缘区中，本技术除了将存储节点接触设置在有源区上，也同时将一部分的存储节点接触设置在边缘区中的虚设有源区图案上，其中虚设有源区图案虽然并未当作组件使用，但是将一部分的存储节点接触设置在边缘区中的虚设有源区图案上，可以降低制程的难度，且周围的存储节点接触可以充当保护结构以保护中间存储区组件，防止组件受到物理或是电性上的影响。
附图说明
[0006]图1绘示本技术一存储区内的有源区以及边缘区内的虚设有源区图案的部分上视示意图。
[0007]图2绘示根据本技术一实施例，形成存储节点接触(SC)在有源区以及虚设有源区图案上的示意图。
[0008]图3绘示根据本技术另一实施例，形成存储节点接触(SC)在有源区以及虚设有源区图案上的示意图。
[0009]其中，附图标记说明如下：
[0010]10:基底
[0011]11:存储区
[0012]12:边缘区
[0013]20(AA):有源区
[0014]25(STI):浅沟渠隔离
[0015]30:虚设有源区图案
[0016]31:第一边缘主轴图案
[0017]32:第一长分支
[0018]33:第二长分支
[0019]34:短分支
[0020]41:第二边缘主轴图案
[0021]42:第二边缘分支
[0022]50:存储节点接触
具体实施方式
[0023]为使熟悉本技术所属
的一般技术者能更进一步了解本技术，下文特列举本技术的数个优选实施例，并配合所附的附图，详细说明本技术的构成内容及所欲达成的功效。
[0024]如图1所示，本技术提供一半导体装置1，其包含有一基底10，基底上定一有一存储区(memory cell region)11以及围绕该存储区的一边缘区(periphery region)12。其中，半导体存储装置例如是包含一凹入式闸极的随机动态处理存储器(dynamic random access memory,DRAM)，其包含有至少一晶体管组件(未绘示)以及至少一电容结构(未绘示)，以作为DRAM阵列中的最小组成单元并接收来自于字线(word line,WL)及位线(bit line,BL)的电压信号。本实施例中，为了简化图式，并未绘出字线以及位线的位置。
[0025]具体来说，该半导体存储装置包含一基底10，例如是一硅基底、含硅基底(如SiC、SiGe)或硅覆绝缘(silicon
‑
on
‑
insulator,SOI)基底等，基底10的存储区11内定义有多个有源区(active area,AA)20，有源区20相互平行且相互间隔地沿着一斜向方向D1延伸，而呈一矩阵排列。有源区20的制作方法例如为先形成多条沿着斜向方向D1平行排列的条状图案，接着再利用蚀刻等图案化步骤将该条状结构截断成多段，接下来再形成一浅沟渠隔离(shallow trench isolation,STI)25覆盖于基底10上，其中被浅沟渠隔离(STI)25所曝露的区域就定义为有源区20。上述有源区20的制作方法属于本领域的公知技术，其余细节不多加赘述。
[0026]此外，在边缘区12内包含有虚设有源区图案30，其中虚设有源区图案30来自在上述有源区20的制作过程中，一些未被完全截断的边缘图案留在基底10上的边缘区12内，因此而形成了虚设有源区图案30。这些虚设有源区图案30可能不像有源区20会彼此分离，而是彼此连接而构成一连续性结构，因此在实际制程中通常无法当作组件使用。在公知技术中，也通常不会在虚设有源区图案30上继续形成组件。
[0027]本实施例包含有虚设有源区图案30，位于边缘区12的其中一个边界(例如为左侧边界)，且虚设有源区图案30包含有边缘主轴图案还有复数个长分支与短分支与边缘主轴
图案相连。举例来说，第一边缘主轴图案31沿着一第一方向(例如为Y方向)排列，复数个第一长分支32、复数个第二长分支33与复数个短分支34连接第一边缘主轴图案31。其中第一长分支32的长度大于第二长分支33，而第二长分支33的长度又大于短分支34。沿着第一方向由上至下来看，各分支依照短分支34、第二长分支33以及第一长分支32的顺序循环排列。此外，上述第一长分支32、第二长分支33与短分支34皆沿着斜向方向D1排列，也就是与有源区20的排列方向相同。
[0028]另外，除了上述第一边缘主轴图案31以及其分支位于边缘区12的其中一边，边缘区12的其他边界可能也包含有虚设有源区图案。举例来说，如图1所示，虚设有源区图案30的另一部分位于边缘区12的下方边界，虚设有源区图案30的下方边界部分可能如上述虚设有源区图案30的左侧边界部分一样，包含有长分支与短分支交错排列，或着是仅包含有相同长度的分支。以本实施例为例，虚设有源区图案30的下方边界部分包含有第二边缘主轴图案41沿着一第二方向(例如为X方向)排列，且多个第二边缘分支42连接第二边缘主轴图案41并沿着斜向方向D1排列，其中各个第二边缘分支42的长度彼此相同。
[0029]可理解的是，图1中仅画出边缘区12的两个边界，分别是第一边缘主轴图案31与第二边缘主轴图案41。但是实际上边缘区12可能包含有更多边界，例如上方边界与右侧边界，为了图式简洁本实施例并未画出。...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置，其特征在于包含：一基底，定义有一存储区以及一围绕该存储区的一边缘区；多个有源区，位于该基底表面且位于该存储区内，并且各有源区沿着一斜向方向排列，该边缘区内包含有一虚设有源区图案，该虚设有源区图案包含有一第一边缘主轴图案，以及多条第一长分支与多条短分支连接该边缘主轴图案；以及多个存储节点接触，接触该虚设有源区图案的该第一长分支，但不接触该虚设有源区图案的该短分支。2.依据权利要求第1项所述之半导体存储装置，其特征在于，其中该多个存储节点接触，更接触该存储区内的该多个有源区的两端点。3.依据权利要求第1项所述之半导体存储装置，其特征在于，其中该虚设有源区图案的该第一边缘主轴图案沿着一第一方向排列，其中该第一方向不同于该斜向方向。4.依据权利要求第3项所述之半导体存储装置，其特征在于，其中沿着该第一方向，该第一长分支与该短分支交互排列。5.依据权利要求第1项所述之半导体存储装置，其特征在于，其中该虚设有源区图案更包含有一第二边缘主轴图案，其中该第二边缘主轴图案沿着一第二方向排列，其中该第二方向与该第一方向互相垂直。6.依据权利要求第5项所述之半导体存储装置，其特征在于，其中该第二边缘主轴图案包含有多个第二边缘分支，连接该第...

【专利技术属性】
技术研发人员：童宇诚，张钦福，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：新型
国别省市：