一种低功耗采样MOSFET功率管电流的电路制造技术

本发明专利技术公开一种低功耗采样MOSFET功率管电流的电路，包括：放大器1、采样管M1、功率管M0和MOS管M2，MOS管M3、分压电阻R5、分压电阻R6，分压电阻R5与分压电阻R6串联在功率管M0的源极和漏极之间，分压电阻R5与分压电阻R6共接点连接放大器1的正向输入端；MOS管M3与MOS管M2共栅极和共源极，构成电流镜，使得采样管M1的原始采样电流得以重新分配，采样电流的大部分可以返回输出，成为输出电流，小部分经由采样电阻流入地，这部分电流导致的功耗，可以通过调整分压电阻的比例以及MOS管M3与MOS管M2的电流镜的比例，达到降低采样功耗的目的；当功率管与采样管的面积比例比较小的情况下，例如：采用分离器件工艺设计MOSFET功率管，最适合采用上述结构。上述结构。上述结构。

【技术实现步骤摘要】
一种低功耗采样MOSFET功率管电流的电路


[0001]本专利技术涉及电子元器件、半导体、集成电路，尤其涉及一种既低功耗采样MOSFET功率管电流的电路。

技术介绍

[0002]在DC/DC转换器的设计中，无论采用任何一种控制方法，对MOSFET功率管的电流采样都必不可少，例如：在谷底电流和峰值电流模式下，分别需要每个周期采集下功率管和上功率管的电流，并结合相应的斜波补偿，形成电流斜波，电流斜波与跨导放大器的输出相交，产生PWM信号，控制功率管的开关，电流斜波的斜率需要精准的控制在设定的范围内，才能够保证控制环路的稳定性，例如：峰值电流模式下，斜波补偿的上升斜率(m)和采样电感电流的下降斜率(M2)需要满足以下关系：
[0003][0004]控制环路才能够稳定，式中，D代表占空比。
[0005]如果电流采样偏离设计值过高，相当于斜率补偿不够，会出现次谐波震荡；反之，如果电流采样偏离设计值过低，合成后的电流斜波斜率主要由斜率补偿组成，控制模式变为电压模式，按照电流模式设计的频率补偿将无法正确的补偿环路中的零极点，从而导致不稳定的震荡，因此，精准的电流采样是DC/DC转换器保持稳定的基础。
[0006]图1所示为用上功率管作为范例的电流采样的结构图，包括功率管M0、采样管M1、放大器1、电阻R4和P型MOS管M2，功率管M0可以是上功率管或者下功率管,根据控制模式的不同，选择合适的功率管采样。
[0007]当电感电流流经该功率管M0，需要对其电流进行采样，采样管M1与功率管M0是相同类型，只是尺寸面积比功率管M0小,采样管M1与功率管M0共栅极，源极或者漏极其中之一也连接在一起，没有相连的另一极通过放大器1的作用保持在相同电位；例如：对图1中的N型上功率管采样，采样管M1与功率M1管共栅极和漏极，功率管M0的源极连接到放大器1的正向输入端，放大器1的输出连接P型MOS管M2的栅极，采样管M1的源极与MOS管M2的源极相连，并一起连接到放大器1的反向输入端，放大器1与MOS管M2形成完整的负反馈控制环路，在该环路的作用下，采样管M1与功率管M0的源极保持相同电压，功率管M0和采样管M1开启时，漏极和源极之间的电气特性等效于一个电阻，漏极与源极之间的电压差除以这个电阻就等于两极之间流过的电流，由于两个管子的漏极与源极之间的电压差相等，各自流过的电流就与各自的等效电阻保持一个反比的关系，例如：功率管M0与采样管M1的等效电阻比例是1:N，
[0008]R1＝N*R0，
[0009]R0代表功率管M0的等效电阻，R1采样管M1的等效电阻，那么功率管M0与采样管M1的电流比例是N:1，也就是:
[0010]I
SMPL
＝I
OUT
/N
[0011]功率管M0与采样管M1的等效电阻不是一个固定的值，会受到外界因素的影响，例
如：阻值会随着栅极对源极的电压差增大而降低，并随着环境温度的提高而增大，但是，这些变化对阻值影响的百分比是相同的，因此，两个管子阻值的比例能够保持不变，使得电流的比例也保持恒定，这个比例由各自的面积决定，面积越大，阻值越小，最终，与功率管M0电流保持固定比例的采样电流通过电阻可以转换为采样电压，供下游电路处理。
[0012]功率管M0工作时自身消耗的功率为：
[0013]P
M0
＝(V
IN
‑
V
OUT
)*I
OUT
[0014]对这个电流进行采样所消耗的功率为：
[0015]P
SAMPLE
＝V
IN
*I
OUT
/N
[0016]采样电流由V
IN
，经过采样管M1、MOS管M2以及采样电阻R4，一直到地，采样所需的功耗不仅仅是采样管M1的功耗，而是采样电流在整个路径上的消耗，如果功率管M0采用集成电路的工艺设计，采样管M1的大小有很大的灵活性，通常几十欧姆到几千欧姆都很容易实现，因此，根据功耗的要求可以自由选择一个很大的采样比例，取得很小的采样电流，降低采样功耗，例如：功率管M0的导通电阻是100mΩ，N＝10000时，M1的导通电阻就是1000Ω，在V
IN
＝5V，I
OUT
＝1A时，M0消耗的功率是100mW，采样导致的额外功耗是0.5mW，也就是0.5％，然而，采用集成电路工艺设计的功率管M0结构复杂，例如：当今0.18um工艺下的20V耐压的功率LDMOS(Laterally Double
‑
Diffused MOSFET)需要18层光罩完成制成，当今为了更好的性能，更具竞争力的成本，功率管M0往往采用分离半导体器件的工艺设计，例如：同样是20V耐压的功率管M0，在分离器件工艺下只需要5层光罩，成本上的优势显而易见，采样管M1需要与功率管M0使用相同的工艺，才能够保证各种电气性能的匹配，因此，采样管M1和功率管M0在同一片晶圆(Wafer)上，控制电路必须用集成电路工艺设计，需要另一片晶圆，在封装时，就不可避免的把来自两片晶圆上的裸片(Die)合封在一起，如图2所示，功率管M0和采样管M1的源极分别通过打线连接到控制电路，打线需要焊盘(Bond Pad)，其尺寸正比于打线的线径，例如：1.2mil(＝30.48um)线径的铜线需要90um x 90um的焊盘。焊盘的尺寸不能大于MOSFET的源极的尺寸，因为这样的话焊盘之下会留有很大的空余面积，从而降低源极的样本密度(Pattern Density)，影响其电气特性，也就是说，采样管M1的最小尺寸被焊盘的大小限制了，例如：图3中所示的耐压20V的功率管M0的等效电阻是15mΩ，功率管M0与采样管M1的面积比例是大约64，在V
IN
＝5V，I
OUT
＝1A时，功率管M0消耗的功率是15mW，采样导致的额外功耗是78mW，比功率管M0的消耗还大！

技术实现思路

[0017]传统的电流采样方法之所以产生大量功耗是因为采样电流由输入流到地。相对于输出电流，采样电流虽然很小，但是其路径上的电压差很大，导致采样功耗很大。过大的采样功耗，会降低系统的整体效率，甚至会触发热保护，影响系统的正常运转,因此，要降低采样功耗，或者降低采样电流，或者降低路径上的电压差。本专利技术提供的低功耗采样MOSFET功率管电流的结构，从这两方面着手，实现低功耗采样，并且摆脱了功率管与采样管大小比例的限制。
[0018]本专利技术采用的技术方案为：包括：放大器1、采样管M1、功率管M0和MOS管M2，采样管M1和功率管M0共栅极，采样管M1和功率管M0共漏极，用于输入V
IN
电压，采样管M1的源极为采样极，采样极与MOS管M2连接、且共同连接到放大器1的反向输入端，放大器1的输出端连接
MOS管M2的栅极，MOS管M2输出端接采样电阻R4；功率管M0的源极为输出级，用于输出V
OUT
电压；还本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低功耗采样MOSFET功率管电流的电路，包括：放大器1、采样管M1、功率管M0和MOS管M2，采样管M1和功率管M0共栅极，采样管M1和功率管M0共漏极，用于输入V
IN
电压，采样管M1源极与MOS管M2连接、且共同连接到放大器1的反向输入端，放大器1的输出端连接MOS管M2的栅极，MOS管M2输出端接采样电阻R4；功率管M0源极用于输出V
OUT
电压；其特征在于：还包括：MOS管M3、分压电阻R5、分压电阻R6，分压电阻R5与分压电阻R6串联在功率管M0的源极和漏极之间，分压电阻R5与分压电阻R6共接点连接放大器1的正向输入端；MOS管M3的漏极接功率管M0源极，MOS管M3与MOS管M2共栅极和共源极，MOS管M3与MOS管M2构成电流镜。2.根据权利要求1所述的一种低功耗采样MOSFET功率管电流的电路，其特征在于：采用独立的两片裸片作为器件的基底，功率管M0和采样管M1位于裸片1上；放大器1、MOS管M3、MOS管M2、采样电阻R4、分压电阻R5和分压电阻R6分布于裸片2上，分压电阻R5未与分压电阻R6连接的一端接V
IN
...

【专利技术属性】
技术研发人员：李征，
申请(专利权)人：江苏应能微电子有限公司，
类型：发明
国别省市：