电流基准电路、芯片及电子设备制造技术

本发明专利技术提供一种电流基准电路、芯片及电子设备，包括：电流源模块，电流镜像模块及基准电流产生模块；所述电流源模块用于产生预设的电流源；所述电流镜像模块连接所述电流源模块，基于共源共栅结构镜像所述电流源；所述基准电流产生模块连接所述电流镜像模块，基于共源共栅结构输出基准电流，所述基准电流与所述电流源具有预设比例。本发明专利技术的电流基准电路、芯片及电子设备采用共源共栅结构提高电源电压抑制比；并通过并联结构提高单路串联电阻的阻值，进而提高电流镜匹配性；大大提高基准电流的准确性。的准确性。的准确性。

【技术实现步骤摘要】
电流基准电路、芯片及电子设备


[0001]本专利技术涉及集成电路设计领域，特别是涉及一种电流基准电路、芯片及电子设备。

技术介绍

[0002]随着半导体工艺的不断发展，将电路结构小型化的集成电路在人们的生产生活过程中越来越普遍，且越来越重要，集成电路被广泛应用于信号采集、信号处理、信号控制等领域，因此，集成电路的稳定性和准确性显得尤为重要。
[0003]电流基准是集成电路中用于判断其它电流大小的标准，其直接影响集成电路能否正常工作以及正常工作的情况下准确性是否符合要求。现有的电流基准电路一般采用普通单管电流镜结构，通过镜像预设比例的电流源得到想要的电流基准，但是普通单管电流镜结构的电源电压抑制比和匹配性较差，输出的电流基准值与设计的标准值存在较大的误差，影响后续电路的工作性能。
[0004]以此，如何提高电流基准电路的电源电压抑制比和匹配性，已成为本领域技术人员亟待解决的问题之一。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种电流基准电路、芯片及电子设备。
[0006]为实现上述目的及其他相关目的，本专利技术提供一种电流基准电路，所述电流基准电路至少包括：电流源模块，电流镜像模块及基准电流产生模块；所述电流源模块用于产生预设的电流源；所述电流镜像模块连接所述电流源模块，包括n个并联连接的共源共栅单元，各共源共栅单元串联在电源电压端与所述电流源模块之间，输出第一基准电压及第二基准电压；各共源共栅单元包括第一电阻、第一PMOS管及第二PMOS管；所述第一电阻的一端连接所述电源电压端，另一端连接所述第一PMOS管的源极；所述第一PMOS管的栅极和漏极连接所述第二PMOS管的源极并输出所述第一基准电压；所述第二PMOS管的栅极和漏极接收所述电流源并输出所述第二基准电压；其中，所述第一电阻的阻值为n*R，n为大于等于1的自然数，R为预设阻值；所述基准电流产生模块连接所述电流镜像模块，接收所述第一基准电压及所述第二基准电压，并基于所述第一基准电压及所述第二基准电压调整流经所述基准电流产生模块的电流；所述基准电流产生模块包括第二电阻、第三PMOS管及第四PMOS管；所述第二电阻的一端连接所述电源电压，另一端连接所述第三PMOS管的源极；所述第三PMOS管的栅极连接所述第一基准电压，漏极连接所述第四PMOS管的源极；所述第四PMOS管的栅极连接所述第二基准电压，漏极输出第一基准电流；其中，所述第一PMOS管PM1、所述第二PMOS管PM2、所述第三PMOS管PM3及所述第四PMOS管PM4构成的电流镜结构的镜像比例为1:M，所述第二电
阻与所述第一电阻的阻值比为M:1，M为大于等于1的自然数。
[0007]可选地，所述电流源模块包括功率开关管、采样单元及运算放大器；所述功率开关管的一端连接所述电流镜像模块，另一端经由所述采样单元接地；所述运算放大器接收所述采样单元输出的采样电压及一参考电压，并将两者的差值放大后输出至所述功率开关管的控制端。
[0008]更可选地，所述功率开关管为NMOS管。
[0009]更可选地，所述功率开关管工作在饱和区。
[0010]可选地，所述第一PMOS管工作在饱和区。
[0011]更可选地，所述基准电流产生模块还包括第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管；所述第一NMOS管的漏极和栅极连接所述第四PMOS管的漏极，源极连接所述第二NMOS管的漏极和栅极；所述第二NMOS管的源极接地；所述第三NMOS管的源极接地，栅极连接所述第二NMOS管的栅极，漏极连接所述第四NMOS管的源极；所述第四NMOS管的栅极连接所述第一NMOS管的栅极，漏极输出第二基准电流。
[0012]更可选地，所述第一NMOS管、所述第二NMOS管、所述第三NMOS管及所述第四NMOS管构成的电流镜结构的镜像比例为1:n。
[0013]为实现上述目的及其他相关目的，本专利技术提供一种芯片，所述芯片至少包括上述电流基准电路。
[0014]为实现上述目的及其他相关目的，本专利技术提供一种电子设备，所述电子设备至少包括上述电流基准电路。
[0015]如上所述，本专利技术的电流基准电路、芯片及电子设备，具有以下有益效果：本专利技术的电流基准电路、芯片及电子设备采用共源共栅结构提高电源电压抑制比；并通过并联结构提高单路串联电阻的阻值，进而提高电流镜匹配性；大大提高基准电流的准确性。
附图说明
[0016]图1显示为本专利技术的电流基准电路的一种结构示意图。
[0017]图2显示为本专利技术的电流基准电路的另一种结构示意图。
[0018]元件标号说明1
‑
电流基准电路；11
‑
电流源模块；111
‑
功率开关管；112
‑
采样单元；113
‑
运算放大器；12
‑
电流镜像模块；121
‑
共源共栅单元；13
‑
基准电流产生模块。
具体实施方式
[0019]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0020]请参阅图1~图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件
布局型态也可能更为复杂。
[0021]实施例一如图1所示，本实施例提供一种电流基准电路1，所述电流基准电路1包括：电流源模块11，电流镜像模块12及基准电流产生模块13。
[0022]如图1所示，所述电流源模块11用于产生预设的电流源。
[0023]具体地，在本实施例中，所述电流源模块11包括功率开关管111、采样单元112及运算放大器113；作为示例，所述功率开关管111采用NMOS管实现，所述采样单元112采用电阻实现。所述功率开关管111的一端（在本实施例中，即为NMOS管的漏极）连接所述电流镜像模块12，另一端（在本实施例中，即为NMOS管的源极）经由所述采样单元112接地GND。所述运算放大器113接收所述采样单元112输出的采样电压及一参考电压VBG，并将两者的差值放大后输出至所述功率开关管111的控制端（在本实施例中，即为NMOS管的栅极）；作为示例，所述运算放大器113的反相输入端接收所述采样电压，正相输出端接收所述参考电压，在实际应用中可通过增加反相器调整输入端极性与输入信号的对应关系，不以本实施例为限。
[0024]具体地，假设作为采样单元的电阻阻值为Ra，则预设的电流源满足：I=VBG/Ra，I 为所述电流源的电流值。VBG及Ra的值可根本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电流基准电路，其特征在于，所述电流基准电路至少包括：电流源模块，电流镜像模块及基准电流产生模块；所述电流源模块用于产生预设的电流源；所述电流镜像模块连接所述电流源模块，包括n个并联连接的共源共栅单元，各共源共栅单元串联在电源电压端与所述电流源模块之间，输出第一基准电压及第二基准电压；各共源共栅单元包括第一电阻、第一PMOS管及第二PMOS管；所述第一电阻的一端连接所述电源电压端，另一端连接所述第一PMOS管的源极；所述第一PMOS管的栅极和漏极连接所述第二PMOS管的源极并输出所述第一基准电压；所述第二PMOS管的栅极和漏极接收所述电流源并输出所述第二基准电压；其中，所述第一电阻的阻值为n*R，n为大于等于1的自然数，R为预设阻值；所述基准电流产生模块连接所述电流镜像模块，接收所述第一基准电压及所述第二基准电压，并基于所述第一基准电压及所述第二基准电压调整流经所述基准电流产生模块的电流；所述基准电流产生模块包括第二电阻、第三PMOS管及第四PMOS管；所述第二电阻的一端连接所述电源电压，另一端连接所述第三PMOS管的源极；所述第三PMOS管的栅极连接所述第一基准电压，漏极连接所述第四PMOS管的源极；所述第四PMOS管的栅极连接所述第二基准电压，漏极输出第一基准电流；其中，所述第一PMOS管PM1、所述第二PMOS管PM2、所述第三PMOS管PM3及所述第四PMOS管PM4构成的电流镜结构的镜像比例为1:M，所述第二电阻与所述第一电阻的阻值比为M:1，M为大于等于1的自然数。2.根据权利要求1所述的电流基准电路，其...

【专利技术属性】
技术研发人员：朱志鹏，杨超，张聪，
申请(专利权)人：上海艾为微电子技术有限公司，
类型：发明
国别省市：