一种基于Virtex-5系列FPGA和TLK2711的星用高速串行接口制造技术

本发明专利技术是一种基于Virtex

【技术实现步骤摘要】
一种基于Virtex
‑
5系列FPGA和TLK2711的星用高速串行接口


[0001]本专利技术涉及一种星用高速串行接口设计，特别是一种基于Virtex
‑
5系列FPGA和TLK2711的星用高速串行接口设计。

技术介绍

[0002]高分辨率对地观测卫星如果采用光纤角度传感的方式将卫星中的微小角振动信息精确检测出来，进而采用图像处理等手段完成图像修复，可以提高光学载荷的成像水平。但该类卫星的载荷数据率已经从早先“资源”系列卫星的几百兆比特每秒发展到目前的数个G比特每秒，卫星各分系统之间的数据接口类型包括同步接口和异步接口，接口电平的选择一般包括TTL电平、ECL电平、RS422电平、LVDS电平以及VML电平等。其中TTL电平的抗干扰能力差，传输距离有限制；ECL接口直流功耗大；RS422接口受传输速率限制，仅可以达到10Mbps；LVDS接口受接口时钟频率限制，也仅能达到100Mbps左右。通常卫星上高速传输选用的是多路并行的方案，但多个接口芯片的并联势必增加通信成本及电路尺寸、重量。
[0003]卫星用产品，要考虑空间辐射和单粒子的问题。在电源管理方案中常规电路处理方式是采用具备抗辐照和单粒子指标的线性稳压电源MSK系列或LW系列，然而线性电源的特性决定了低压大电流的供电需求会损失大部分功率，在整体功耗大幅度上升的同时，还采用占据大面积的印制板空间或结构上增加冷板的方式用于散热，这对产品低功耗、小型化的设计是不利的。而宇航用的小型开关电源芯片可选择方案很少，并成本极高且有很大的禁运风险，很难实现电路产品化和成本节约。

技术实现思路

[0004]本专利技术解决的问题是：克服现有技术的不足，提供了一种基于Virtex
‑
5系列FPGA和TLK2711的星用高速串行接口设计，这种电路设计方案广泛适用于低成本商业卫星，且传输速率快、可靠性高、功耗小。
[0005]本专利技术的技术解决方案是：一种基于Virtex
‑
5系列FPGA和TLK2711的星用高速串行接口电路，包括设置在一块印制板上的电源输入接口、角速率信号输入接口、温度模拟信号输入接口、PPS输入接口，高速通信接口、CAN总线通信接口；所述印制板上集成A/D转换器、Virtex
‑
5系列FPGA、TLK2711、存储芯片以及供电电路；
[0006]所述FPGA通过PPS输入接口接收PPS信息、通过CAN接口与相机下位机进行通信，通过A/D转换器连接温度模拟信号输入接口，通过角速率信号输入接口接收陀螺数据，通过TLK2711与上位机进行通信，存储芯片用于存储FPGA加载配置信息；
[0007]所述供电电路将电源输入接口输入的电压转换成印制板上各芯片需要的不同电压，其中采用加抗闩锁保护的开关电源供电方式为FPGA提供内核电压，采用线型电源供电方式为FPGA其余接口、存储芯片以及TLK2711提供所需电压。
[0008]进一步的，采用抗闩锁保护电路将输入电压进行异常保护，为开关电源芯片TPS54310PWP提供可靠的输入电压，由开关电源芯片TPS54310PWP向FPGA提供稳定的内核电
压。
[0009]进一步的，所述的抗闩锁保护电路在后级芯片发生电流异常增大的情况下切断电源并自动上电，以模拟上电重启，超过3次后不再自动上电，直到重新加电或软复位。
[0010]进一步的，采用线性稳压芯片MSK5230为FPGA其余接口、存储芯片以及TLK2711提供稳定的所需电压。
[0011]进一步的，所述供电电路采用磁珠隔离的方式减少差模干扰。
[0012]进一步的，所述的存储芯片采用XCF16PVOG48C存储器，FPGA采用Master Serial和JTAG两种模式进行配置，XCF16PVOG48C存储器中存储在线调试源程序，FPGA利用JTAG模式直接从所述存储器中加载在线调试源程序进行在线调试，FPGA利用Master Serial模式降低传输干扰。
[0013]进一步的，采用温补差分晶振为所述FPGA提供全局时钟。
[0014]进一步的，采用了高速信号抗干扰传输方法，实现全温下工作期间高速通讯的误码率为0；所述的高速信号抗干扰传输方法包括在高密度PCB布局的基础上，通过差分对等长设计和阻抗匹配、避免传输数据线的跨电源分割，选择双绞磁屏蔽电缆作为通讯电缆、电源输入接口首先通过LC电源滤波再输出电压，印制板上每个芯片的所有供电口均加入旁路电容，由晶振直接为TLK2711提供参考时钟，TLK2711布线中数字信号和模拟信号之间进行隔离，印制板布线时电连接器各通道内布线长度进行补偿，印制板选择TU872。
[0015]本专利技术串行接口电路，用于接收高分辨率对地观测卫星信号检测电路输出的原始脉冲信号。
[0016]进一步的，在印制板上设置RS422测试通信接口，FPGA与TLK2711连接的2711高速接口设置地检电路进行测试评定；
[0017]FPGA将处理好的陀螺原始数据同步发送给RS422测试通信接口和2711高速接口，由RS422测试通信接口将所述陀螺原始数据输出至通用测试设备；
[0018]地检电路通过2711高速接口接收所述陀螺原始数据并进行数据完整性性判断，将判断结果传给通用测试设备，由通用测试设备根据结果判断误码率，同时对接收的陀螺原始数据进行打包保存，数据包发送给专用上位机，专用上位机对数据包进行解析后转换成陀螺原始数据，将转换的陀螺原始数据与RS422测试通信接口输出的陀螺原始数据进行比对，完成串行接口电路的测试评定。
[0019]本专利技术与现有技术相比的有益效果在于：
[0020](1)本专利技术在电源管理上采用了更贴合电路需求的设计，采用了工业级开关电源芯片与抗闩锁保护芯片结合的方式为功耗最大的1V供电方案供电，两者结合在保证可靠性的前提下解决了功耗问题；
[0021](2)本专利技术在功能实现上，对比传统信号处理电路FPGA+DSP为核心的架构，仅以单FPGA为数据采集和处理平台，再将处理的数据输出至TLK2711A芯片接口，而采用VML差分信号技术的TLK2711可以实现单路串行传输速率达到2.5Gbps，实现了通信成本及电路尺寸、重量的大大降低。
[0022](3)本专利技术在解决高速通信误码率上采用了差分对等长设计和阻抗匹配设计，解决了跨电源分割问题，在印制板板材和接插件及通讯电缆的选择上充分论证分析，使高速信号在抗干扰传输上表现优异。
[0023](4)本专利技术在缺乏需求方专用联调设备的条件下，在设计中增加了通用测试接口与专用的数据一致性评测方案实现了微振动测量系统的功能和性能测试，完成了单板级测试评定。
附图说明
[0024]图1为本专利技术的功能结构示意图；
[0025]图2为本专利技术的基本构思框架示意图；
[0026]图3为开关电源及外围电路原理图；
[0027]图4为抗闩锁保护电路原理图；...

【技术保护点】

【技术特征摘要】
1.一种基于Virtex
‑
5系列FPGA和TLK2711的星用高速串行接口电路，其特征在于：包括设置在一块印制板上的电源输入接口、角速率信号输入接口、温度模拟信号输入接口、PPS输入接口，高速通信接口、CAN总线通信接口；所述印制板上集成A/D转换器、Virtex
‑
5系列FPGA、TLK2711、存储芯片以及供电电路；所述FPGA通过PPS输入接口接收PPS信息、通过CAN接口与相机下位机进行通信，通过A/D转换器连接温度模拟信号输入接口，通过角速率信号输入接口接收陀螺数据，通过TLK2711与上位机进行通信，存储芯片用于存储FPGA加载配置信息；所述供电电路将电源输入接口输入的电压转换成印制板上各芯片需要的不同电压，其中采用加抗闩锁保护的开关电源供电方式为FPGA提供内核电压，采用线型电源供电方式为FPGA其余接口、存储芯片以及TLK2711提供所需电压。2.根据权利要求1所述的串行接口电路，其特征在于：采用抗闩锁保护电路将输入电压进行异常保护，为开关电源芯片TPS54310PWP提供可靠的输入电压，由开关电源芯片TPS54310PWP向FPGA提供稳定的内核电压。3.根据权利要求2所述的串行接口电路，其特征在于：所述的抗闩锁保护电路在后级芯片发生电流异常增大的情况下切断电源并自动上电，以模拟上电重启，超过3次后不再自动上电，直到重新加电或软复位。4.根据权利要求1所述的串行接口电路，其特征在于：采用线性稳压芯片MSK5230为FPGA其余接口、存储芯片以及TLK2711提供稳定的所需电压。5.根据权利要求1所述的接口电路，其特征在于：所述供电电路采用磁珠隔离的方式减少差模干扰。6.根据权利要求1所述的串行接口电路，其特征在于：所述的存储芯片采用XCF16PVOG48C存储器，FPGA采用Master Serial和JTAG两种模式进行配置，XCF16PV...

【专利技术属性】
技术研发人员：杨克成，孟祥涛，刘宁，
申请(专利权)人：北京航天时代光电科技有限公司，
类型：发明
国别省市：