【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
[0002]随着半导体制造技术越来越精密，集成电路也发生着重大的变革，集成在同一芯片上的元器件数量已从最初的几十、几百个增加到现在的数以百万个。为了达到电路密度的要求，半导体集成电路芯片的制作工艺利用批量处理技术，在衬底上形成各种类型的复杂器件，并将其互相连接以具有完整的电子功能，目前大多采用在导线之间以超低k层间介电层作为隔离各金属内连线的介电材料，互连结构用于提供在IC芯片上的器件和整个封装之间的布线。在该技术中，在半导体衬底表面首先形成例如场效应晶体管(FET)的器件，然后在集成电路制造后段制程(Back End of Line，BEOL)中形成互连结构。
[0003]正如摩尔定律所预测的，半导体衬底尺寸的不断缩小，以及为了提高器件的性能在半导体衬底上形成了更多的晶体管，采用互连结构来连接晶体管是必然的选择。然而相对于元器件的微型化和集成度的增加，电路中导体连线数目不断的增多，互连结构的形成质...
【技术保护点】
【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底、位于所述基底上的刻蚀停止材料层、位于所述刻蚀停止材料层上的第一抗刻蚀材料层以及位于所述第一抗刻蚀材料层上的图形定义层；对所述图形定义层的多个相间隔的区域掺杂离子，掺杂有离子的所述图形定义层作为掺杂层，所述掺杂层的耐刻蚀度大于所述图形定义层的耐刻蚀度；形成所述掺杂层后，去除所述图形定义层；去除所述图形定义层后，以所述刻蚀停止材料层的顶部为刻蚀停止位置，以所述掺杂层为掩膜，刻蚀所述第一抗刻蚀材料层，形成第一抗刻蚀层；以所述基底的顶部为刻蚀停止位置，以所述第一抗刻蚀层为掩膜刻蚀所述刻蚀停止材料层，形成刻蚀停止结构。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述刻蚀停止材料层包括堆叠的多个刻蚀停止子膜层，相邻所述刻蚀停止子膜层之间具有刻蚀选择比。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述多个刻蚀停止子膜层构成一个或多个叠层材料层，所述叠层材料层包括第二抗刻蚀材料层和位于所述第二抗刻蚀材料层上的第三抗刻蚀材料层。4.如权利要求3所述的半导体结构的形成方法，其特征在于，采用各向异性的干法刻蚀工艺刻蚀所述刻蚀停止材料层，形成所述刻蚀停止结构。5.如权利要求4所述的半导体结构的形成方法，其特征在于，采用各向异性的干法刻蚀工艺刻蚀所述刻蚀停止材料层的步骤包括：进行一次或多次刻蚀处理，所述刻蚀处理用于刻蚀一个所述叠层材料层，所述刻蚀处理包括：以所述第二抗刻蚀材料层的顶部为刻蚀停止位置，对所述第三抗刻蚀材料层进行第一刻蚀处理，形成第三抗刻蚀层；在所述第一刻蚀处理后，以所述第三抗刻蚀材料层的顶部或者以所述基底的顶部为刻蚀停止位置，对所述第二抗刻蚀材料层进行第二刻蚀处理，形成第二抗刻蚀层。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一刻蚀处理的工艺参数包括：刻蚀气体包括SiF4、NF3、CHF3和C2F6中的一种或多种，刻蚀气体流量小于1000sccm，腔室压强小于50mTorr；所述第二刻蚀处理的工艺参数包括：刻蚀气体包括CF4、C3F8、C4F8、CHF3和NF3中的一种或多种，刻蚀气体流量小于1000sccm，腔室压强小于50mTorr。7.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第二抗刻蚀材料层的材料包括：Si、Ge、SiO或SiN；所述第三抗刻蚀材料层的材料包括：Si、Ge、SiO或SiN。8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述掺杂层的步骤包括：在所述图形定义层上形成分立的第一掩膜层；以所述第一掩膜层为掩膜，在所述第一掩膜层露出的所述图形定义层中注入离子，形成所述掺杂层；所述半导体结构的形成方法包括：形成所述掺杂层后，去除所述第一掩膜层。9.如权利要求8所述的半导体结构的形成方法，其特征在于，去除所述第一掩膜层的步骤包括：在所述第一掩膜层以及所述第一掩膜层之间的所述掺杂层上形成牺牲材料层，所述牺牲材料层和第一掩膜层的材料相同，所述牺牲材料层的顶面高于或齐平于所述第一掩
膜层的顶面；采用无掩膜干法刻蚀工艺去除所述牺牲材料层和第一掩膜层。10.如权利要求8所述的半导体结构的形成方法，其特...
【专利技术属性】
技术研发人员：王士京，何其暘，何欣祥，卑多慧，杨明，姚达林，黄敬勇，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。