包括嵌入式焊接连接结构的半导体封装制造技术

包括嵌入式焊接连接结构的半导体封装。一种半导体封装包括：第一半导体芯片，其包括第一芯片主体部和设置在凹入第一芯片主体部的区域中的第一芯片后凸块；以及第二半导体芯片，其层叠在第一半导体芯片上，并且包括第二芯片主体部和从第二芯片主体部突出的第二芯片前凸块。第一芯片后凸块包括下金属层和设置在下金属层上的焊接层。第二芯片前凸块接合到焊接层。第二芯片前凸块被设置成在第二芯片前凸块和焊接层的接合表面上至少覆盖焊接层。凸块和焊接层的接合表面上至少覆盖焊接层。凸块和焊接层的接合表面上至少覆盖焊接层。

【技术实现步骤摘要】
包括嵌入式焊接连接结构的半导体封装


[0001]本公开总体上涉及一种半导体封装，更具体地，涉及一种包括嵌入式焊接连接结构(embedded solder connection structure)的半导体封装。

技术介绍

[0002]半导体行业已经朝着以低成本制造具有低重量、小尺寸、高速度、多功能、高性能和高可靠性的半导体产品的方向发展，并且实现这种产品的重要技术之一是半导体封装技术。半导体封装技术是通过晶片工艺(wafer process)来安装具有形成在封装基板上的电路部分的半导体芯片的技术，通过封装基板确保半导体芯片和外部电子装置之间的电连接的技术，以及保护半导体芯片免受外部环境影响的技术。
[0003]近来，响应于对更轻和更短封装产品的需求，持续进行对封装基板和层叠在封装基板上的半导体芯片的结构稳定性和电连接稳定性的研究。

技术实现思路

[0004]根据本公开的一个方面的半导体封装可以包括：第一半导体芯片，其包括第一芯片主体部和设置在凹入第一芯片主体部的区域中的第一芯片后凸块；以及第二半导体芯片，其层叠在第一半导体芯片上，并且包括第二芯片主体部和从第二芯片主体部突出的第二芯片前凸块。第一芯片后凸块可以包括下金属层和设置在下金属层上的焊接层。第二芯片前凸块可以接合到焊接层。第二芯片前凸块可以被设置成在第二芯片前凸块和焊接层的接合表面上至少覆盖焊接层。
[0005]根据本公开的另一方面的半导体封装可以包括：基部构件；第一半导体芯片，其设置在基部构件上；以及第二半导体芯片，其设置在第一半导体芯片上。第一半导体芯片可以包括：第一芯片主体部，其包括前表面和后表面；以及第一芯片后凸块，其设置在从后表面凹入第一芯片主体部的区域中。第二半导体芯片可以包括：第二芯片主体部，其包括前表面和后表面；以及第二芯片前凸块，其从第二芯片主体部的前表面突出。第一芯片后凸块可以包括下金属层和设置在下金属层上的焊接层。第一半导体芯片的焊接层和第二半导体芯片的第二芯片前凸块可以彼此接合。第二芯片前凸块可以被设置成在第二芯片前凸块和焊接层的接合表面上至少覆盖焊接层。
[0006]公开了根据本公开的另一方面的制造半导体封装的方法。在该方法中，可以制备第一半导体芯片，其包括第一芯片主体部和设置在凹入第一芯片主体部的区域中的第一芯片后凸块，其中第一芯片后凸块可以包括下金属层和设置在下金属层上的焊接材料层。可以制备第二半导体芯片，其包括第二芯片主体部和从第二芯片主体部突出的第二芯片前凸块。可以接合第一半导体芯片的焊接材料层和第二半导体芯片的第二芯片前凸块以形成焊接层。在接合焊接材料层和第二芯片前凸块时，第二芯片前凸块和焊接层可以彼此接合，使得第二芯片前凸块在第二芯片前凸块和焊接层的接合表面上至少覆盖焊接层。
附图说明
[0007]图1是示出根据本公开的一个实施方式的半导体封装的截面图。
[0008]图2是与图1的半导体封装中的半导体芯片之间的连接结构相关的区域“A”的放大图。
[0009]图3、图4A、图4B、图5、图6A、图6B、图6C、图7A、图7B和图8至图10是示出根据本公开的一个实施方式的制造半导体封装的方法的截面图。
具体实施方式
[0010]本文使用的术语可以对应于考虑到它们在实施方式中的功能而选择的词汇，并且根据实施方式所属领域的普通技术，这些术语的含义可以进行不同的解释。如果进行了详细定义，则术语可以根据定义进行解释。除非另有定义，否则本文使用的术语(包括技术和科学术语)与实施方式所属领域的普通技术人员所通常理解的含义相同。
[0011]在本公开的实施方式的描述中，诸如“第一”和“第二”、“上”和“下”以及“左”和“右”的描述用于区分构件，而不是用于限制构件本身或者表示特定的顺序。
[0012]在整个说明书中，相同的附图标记表示相同的元件。即使没有参照一幅附图提及或描述某一附图标记，也可以参照另一附图提及或描述该附图标记。此外，即使一幅附图中未示出某一附图标记，也可以参照另一附图来提及或描述该附图标记。
[0013]在附图中，为了图示清楚，可能放大元件(例如，层或区域)的尺寸(例如，宽度或厚度)。此外，可能简化元件以在附图中清楚地示出其操作、其状态以及其间的关系。在说明书中，对附图的描述基于观察者的视点。应当理解，当一个元件被称为位于另一元件“上”时，它可以直接位于另一元件“上”，或者也可以存在中间元件。在附图中，相同的附图标记始终表示相同的元件。还应注意，在本说明书中，“连接/联接”是指一个组件不仅直接联接另一组件，而且通过中间组件间接联接另一组件。此外，只要没有特别提及，单数形式可以包括复数形式，反之亦然。
[0014]图1是示出根据本公开的一个实施方式的半导体封装1的截面图。图2是与图1的半导体封装1中的半导体芯片之间的连接结构相关的区域“A”的放大图。
[0015]参照图1和图2，半导体封装1可以包括基部构件(base member)10、设置在基部构件10上的第一半导体芯片20以及设置在第一半导体芯片20上的第二半导体芯片30。此外，半导体封装1还可以包括设置在第二半导体芯片30上的第三半导体芯片40。在图1和图2中，一个半导体芯片层叠在第二半导体芯片30上，但并不必须限制于此。在一些实施方式中，两个或更多个半导体芯片可以层叠在第二半导体芯片30上。此外，半导体封装1还可以包括在基部构件10上围绕第一半导体芯片至第三半导体芯片20、30和40的模制层710。
[0016]基部构件10可以将第一半导体芯片至第三半导体芯片20、30和40电连接到外部系统。基部构件10例如可以是插入件(interposer)或印刷电路板(PCB)。
[0017]基部构件10可以包括基部主体110。在一个实施方式中，基部主体110可以包括半导体材料，例如硅(Si)。在另一实施方式中，基部主体110可以包括陶瓷材料，例如氧化硅或玻璃。在另一实施方式中，基部主体110可以包括聚合物材料，例如树脂。
[0018]基部主体110可以包括第一表面110S1和第二表面110S2。第一表面110S1可以是面向第一半导体芯片20的表面。第二表面110S2可以是基于基部主体110与第一表面110S1相
反的表面。
[0019]用于电连接到第一半导体芯片20的芯片连接焊盘120可以设置在基部主体110的第一表面110S1上。芯片连接焊盘120可以连接到第一芯片前凸块220的焊接层220b，使得基部构件10和第一半导体芯片20可以彼此电连接。凸块焊盘140可以位于基部主体110的第二表面110S2。在一个实施方式中，除了凸块焊盘140的与第二表面110S2位于相同的平面上的下表面之外，凸块焊盘140可以嵌入到基部主体110中。在一些实施方式中，凸块焊盘140可以被设置成从第二表面110S2向外突出。
[0020]连接结构510可以设置在凸块焊盘140的下表面上。连接结构510例如可以是焊接凸块或焊球。连接结构510连接到另一印刷电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，该半导体封装包括：第一半导体芯片，所述第一半导体芯片包括第一芯片主体部和设置在凹入所述第一芯片主体部的凹入区域中的第一芯片后凸块；以及第二半导体芯片，所述第二半导体芯片层叠在所述第一半导体芯片上，并且包括第二芯片主体部和从所述第二芯片主体部突出的第二芯片前凸块，其中，所述第一芯片后凸块包括下金属层和设置在所述下金属层上的焊接层，所述第二芯片前凸块接合到所述焊接层，并且所述第二芯片前凸块被设置成在所述第二芯片前凸块和所述焊接层的接合表面上至少覆盖所述焊接层。2.根据权利要求1所述的半导体封装，该半导体封装还包括：聚合物粘合层，所述聚合物粘合层位于所述第一芯片主体部和所述第二芯片主体部之间，其中，所述焊接层通过所述第二芯片前凸块和所述第一芯片主体部而与所述聚合物粘合层隔离。3.根据权利要求1所述的半导体封装，其中，所述第一半导体芯片还包括：沟槽图案，所述沟槽图案形成在所述凹入区域中；以及阻挡层，所述阻挡层沿着所述沟槽图案的内表面设置，其中，所述下金属层设置在所述阻挡层的与所述沟槽图案的底部相对应的部分上，并且所述焊接层设置在所述下金属层上。4.根据权利要求3所述的半导体封装，该半导体封装还包括：聚合物粘合层，所述聚合物粘合层位于所述第一芯片主体部和所述第二芯片主体部之间，其中，所述焊接层通过所述第二芯片前凸块、所述第一芯片主体部和所述阻挡层中的至少一者与所述聚合物粘合层隔离。5.根据权利要求1所述的半导体封装，其中，所述第一半导体芯片包括第一芯片通孔，并且所述第二半导体芯片包括第二芯片通孔，其中，所述第一芯片通孔穿透所述第一芯片主体部以电连接到所述第一芯片后凸块，并且所述第二芯片通孔穿透所述第二芯片主体部以电连接到所述第二芯片前凸块。6.根据权利要求1所述的半导体封装，该半导体封装还包括第一芯片钝化层，所述第一芯片钝化层设置在所述第一芯片主体部中并且围绕所述第一芯片后凸块，其中，所述第一芯片钝化层包括无机材料。7.根据权利要求6所述的半导体封装，该半导体封装还包括围绕所述第二芯片前凸块的聚合物粘合层，其中，所述第二芯片前凸块和所述焊接层的接合表面与所述聚合物粘合层和所述第一芯片钝化层的接合表面是相同的平面。8.根据权利要求6所述的半导体封装，其中，所述第一芯片钝化层包括选自氧化硅、氮
化硅和氮氧化硅中的任何一者。9.根据权利要求2所述的半导体封装，其中，所述聚合物粘合层包括非导电膜。10.一种半导体封装，该半导体封装包括：基部构件；第一半导体芯片，所述第一半导体芯片设置在所述基部构件上；以及第二半导体芯片，所述第二半导体芯片设置在所述第一半导体芯片上，其中，所述第一半导体芯片包括：第一芯片主体部，所述第一芯片主体部包括前表面和后表面；以及第一芯片后凸块，所述第一芯片后凸块设置在从所述后表面凹入所述第一芯片主体部的凹入区域中，其中，所述第二半导体芯片包括：第二芯片主体部，所述第二芯片主体部包括前表面和后表面；以及第二芯片前凸块，所述第二芯片前凸块从所述第二芯片主体部的所述前表面突出，其中，所述第一芯片后凸块包括下金属层和设置在所述下金属层上的焊接层，所述第一半导体芯片的所述焊接层和所述第二半导体芯片的所述第二芯片前凸块彼此接合，并且所述第二芯片前凸块被设置成在所述第二芯片前凸块和所述焊接层的接合表面上至少覆盖所述焊接层。11.根据权利要求10所述的半导体封装，其中，所述第一半导体芯片还包括：沟槽图案，所述沟槽图案形成在所述凹入区域中；以及阻挡层，所述阻挡层沿着所述沟槽图案的内表面设置，其中，所述下金属层设置在所述阻挡层的与所述沟槽图案的底部相对应的部分上，并且所述焊接层设置在所述下金属层上。12.根据权利要求10所述的半导体封装，其中，所述基部构件包括插入件和印刷电路板中的一者。13.根据权利要求10所述的半导体封装，该半导体封装还包括聚合物...

【专利技术属性】
技术研发人员：赵成浩，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：