【技术实现步骤摘要】
一种MOSFET器件结构及制造方法
[0001]本专利技术属于半导体分立器件
,特别涉及一种MOSFET器件结构及制造方法。
技术介绍
[0002]MOSFET因其开关速度快、导通电阻低而在电源领域得到广泛的应用。近几年,随着高频高效率电源的需求,对于速度更快、功耗和导通电阻更低的功率MOSFET的需求越来越多。电路设计师为了提高电路的工作效率,主要关心器件的品质优质FOM=(RDS(on)
×
Qgd)。栅漏电荷Qgd反映了器件的开关损耗,Qgd越小开关损耗越小,Qgd越大开关损耗越大;导通电阻RDS(on)反映了器件的导通损耗,RDS(on)越小导通损耗越小,RDS(on)越小导通损耗越大。
[0003]传统的功率MOSFET存在导通电阻和击穿电压、导通电阻和开关时间两个重要的矛盾。在有源区面积相同的情况下,击穿电压越高导通电阻越大,击穿电压越低导通电阻越小。导通电阻和开关时间与有源区的面积有关,有源区面积越大,导通电阻越小,开关时间越长;有源区面积越小,导通电阻越大,开关时间越短。
技术实现思路
[0004]本专利技术的目的是提供一种MOSFET器件结构及制造方法,以解决上述问题。
[0005]为实现上述目的,本专利技术采用以下技术方案:
[0006]一种MOSFET器件结构,包括N+衬底1、N
‑
外延层2、P
‑
body扩散窗口3、N+JFET扩散窗口4、栅介质层5、栅极多晶硅6、源N+扩散窗口7、源P+扩散窗口 ...
【技术保护点】
【技术特征摘要】 【专利技术属性】
1.一种MOSFET器件结构,其特征在于,包括包括N+衬底1、N
‑
外延层2、P
‑
body扩散窗口3、N+JFET扩散窗口4、栅介质层5、栅极多晶硅6、源N+扩散窗口7、源P+扩散窗口8和栅源隔离层9;N
‑
外延层2设置在N+衬底1上,N
‑
外延层2的左右两侧设置了器件的单胞主结P
‑
body扩散窗口3,两个P
‑
body扩散窗口3之间设置了N+JFET扩散窗口4、P
‑
body扩散窗口3和N+JFET扩散窗口4上的纵向方向设置了栅介质层5,栅介质层5上依次设置有栅极多晶硅6和栅源隔离层9,金属层10设置在栅源隔离层9上,栅介质层5设置有源N+扩散窗口7和源P+扩散窗口8,源N+扩散窗口7、源P+扩散窗口8和源极金属10连接构成源极,栅极金属11通过开孔与栅极多晶硅6连接构成栅极,漏极金属与N+衬底1连接构成漏极,源极金属10与结终端12相连。2.根据权利要求1所述的一种MOSFET器件结构,其特征在于,器件结构为条形结构或元胞结构;栅极多晶硅6在元胞上刻蚀成两段。3.根据权利要求1所述的一种MOSFET器件结构,其特征在于,N+衬底1材料为Si,掺AS或掺Sb,电阻率0.002Ω.cm~0.004Ω.cm;N
‑
外延层2材料为外延法生长的Si材料,掺P,电阻率0.4Ω.cm~70Ω.cm。4.根据权利要求1所述的一种MOSFET器件结构,其特征在于,源极金属10为AL/ALSiCU,栅极金属为AL/ALSiCU。5.一种MOSFET器件结构的制造方法,其特征在于,包括以下步骤:完整的制造工艺流程为:外延片
→
激光打标
→
牺牲氧化层生长
→
场限环光刻
→
场限环注入
→
去胶
→
场限环退火
→
氧化层去除
→
场氧生长
→
场氧光刻+刻蚀
→
去胶
→
牺牲氧化层生长
→
N+JFET光刻
→
N+JFET注入
→
去胶
→
N+JFET退火
→
去牺牲氧化层
→
栅氧化层生长
→
多晶硅淀积
→
多晶硅掺杂
→
多晶硅光刻+刻蚀
→
去胶
→
P
‑
body注入
→
P
‑
body扩散
→
去掉多余残氧
→
NSD光刻
→
NSD注入
→
去胶
→
激活
→
隔离层淀积
→
回流
→
引线孔光刻+刻蚀
→
去胶
→
PSD注入
→
回流
→
正面金属铝溅射
→
铝光刻+刻蚀
→
去胶
→
钝化层淀积
→
PAD光刻+刻蚀
→
去胶
→
技术研发人员:习毓,丁文华,陈骞,单长玲,刘英,郝艺锦,李朴,
申请(专利权)人:西安卫光科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。