一种多位数码管控制电路及其方法技术

本发明专利技术公开了一种多位数码管控制电路及其方法，它括包数码管、数码管驱动电路、锁存器驱动电路、微处理器和译码电路，其特征在于：以８位数码管为一个段、位的控制单元，两块锁存器电路分别作为一个单元的数码管段、位驱动，方法（１）：段、位锁存器的数据输入端独立分开而数据传输允许端并联，数据传输允许端直接或通过译码电路与所述微处理器的连接；方法（２）：段、位锁存器的数据输入端并联而数据传输允许端独立分开，独立分开的段、位数据传输允许端分别与所述微处理器的连接；每个控制单元段、位锁存器的数据信号各通过一个数码管驱动电路驱动所对应的数码管。解决了多位数码管驱动或多ＬＥＤ成像时成本高的问题。

Multi bit digital tube control circuit and method thereof

The present invention discloses a multi bit digital tube control circuit and method, it includes digital tube, digital tube drive circuit, latch drive circuit, a microprocessor and a decoding circuit, which is characterized in that the 8 digital tube as the control unit of a segment, one, two latch circuit respectively as digital tube segment, a unit of the driving method, (1): section, a latch data input and data transmission allows separate parallel data transmission terminal, allowing the end directly or by connecting the decoding circuit and the microprocessor; methods: (2) section, data latch input parallel data transmission terminal allows separate, separate section, a data transmission allows end are respectively connected with the microprocessor; each control unit, a latch signal by a digital data Tube drive circuit drives corresponding digital tube. Solve the problem of high cost of multi digital tube drive or multi LED imaging.

【技术实现步骤摘要】

本专利技术涉及一种可变信息的指示进行控制的方法，更具体地，涉及一种多位数码管控制 电路及其方法。
技术介绍
目前，控制数码管的显示方法一般为动态显示或静态显示；驱动方法有的用单片机直 接驱动，但占用大量的通信输入/输出接口1/0,而驱动的位数不多；有的用数码管译码电路 结合单片机驱动，但驱动的位数也很少；还有更先进的控制方法就是用具有串口通信接口的 数码管专用芯片驱动，这种方法占用接口I/0少，一块这种芯片一般可驱动4-8位数码管，如 型号为SAA1064或MAX7219的专用芯片，但这种芯片价格贵，在需要多位数码管驱动的场合， 就需要级连，成本就更高了。当需要更多位的数码管驱动时，以上的方法就得从成本、硬件 资源考虑了。
技术实现思路
本专利技术的目的在于提供，能解决上述现有技术存在的 多位数码管驱动时成本、硬件资源的问题。 本专利技术的技术方案为通过软件编程，以8位数码管为一个控制单元，两块锁存器集成电路分别为一个控制单元 的数码管的段、位驱动，段、位锁存器集成电路输出分别接段、位驱动电路，段、位驱动电 路输出后连接到数码管的段、位上，而段、位锁存器集成电路输入端控制方法l:a) 、所有控制单元锁存器的位或段输入驱动数据线一一并联连接，段、位数据线各占8个 微处理器I/0，同时并联引出各单元的两个锁存器的数据传输允许端CPXOEn，作为控制此个 单元的数据传输允许控制端口，即两个锁存器数据选通的控制端口CPXOEn, —个控制单元占 用一个数据传输允许1/0， N个单元占用N个数据传输允许1/0，由此可知，(16+N)个接口I/0 可驱动8N位数码管；由于一位数码管是由8个发光二极管组成，所以(16+N)个接口I/0可控 制64N个LED发光二极管；b) 、由于选用了M-n译码转换器，如2-4译码转换器有74LS139， 3-8译码转换器有74LS138, 4-16译码转换器有74LS154等等，即M-n译码转换器经译码后有n-2M个输出端，此输出端可 当作控制数据传输允许端的1/0，而译码转换器只占用M个微处理器1/0，因此，M个微处理 器I/0端，经过M-n译码转换器转换后有n-2M个输出端口可用于作为数据传输允许端的控制 I/O,也就是N-n-2M;所以，原来用于控制M个控制单元数据传输允许端的微处理器1/0，经 M-n译码转换器转换后，可控制8A2M位数码管或6^2M个LED发光二极管，也就是说，数据 传输允许端CPU)En经过M-n译码转换器转换后，由16+N个I/0可控制8N个数码管或64N个 LED发光二极管推得16+M个I/0可控制8A2M个数码管或6W2M个LED发光二极管。控制方法2:所有锁存器的位和段驱动数据线一一并联连接，并联后的段、位数据线只占8个微处理器I/0,而两个锁存器的数据传输允许端CP OEn则单独引出，并分别连接到微处理 器上，段、位数据传输允许端分别各占1个微处理器I/0，所以一个控制单元占用8+2个1/0。 因为一个控制单元有8位数码管， 一个控制单元占用8+2个1/0，所以，8+2N个微处理器I/0可 控制8N位数码管。其中，M^2的自然数，n=2M， N=l、 2、 3......为自然数。具体为—种多位数码管控制电路及其方法，它括包数码管(l)、数码管驱动电路(2)、锁存器驱动 电路(3)、收发接口电斷5)、微处理器(6)、看门狗(7)、存储器(8)、译码电路(9)，其特征在于以8位数码管(1)为一个段、位的控制单元，两块锁存器(Un、 Un+1)分别作为一个单元数 码管的段、位驱动，每个控制单元段、位锁存器(Un、 Un+1)的输出数据信号，各通过一个段、 位数码管驱动电路(Qn、 Qn+1)驱动所对应的数码管的段、位，而两块锁存器(Un、 Un+1)的 输入的连接方法为a) 、段、位锁存器的数据输入端独立分开而数据传输允许端并联数码管驱动，方法为多个控制单元的段、位锁存器(Un、 Un+l)的8(SC8 SCl)+8(COM8 COMl)个驱动数 据信号输入脚分别依序一一并接到所述微处理器(6)对应的8(SC8 SCl)+8(COM8 COMl) 个段、位数据信号输出I/0上，各个控制单元的段、位两个锁存器(Un、 Un+1)的数据传输允 许端位CP/OESCn、段CP/OECOMn并联连接后的公共数据传输允许端(CP、OEn)作为控制一 个单元的数据传输允许端，每个单元的公共数据传输允许端(CPXOEn)直接或通过M-ii译码电 路与所述微处理器(6)对应的一个控制输出端Kn连接，此控制输出端Kn作为一个控制单元的 公共数据传输允许端(CPXOEn):所述微处理器(6)输出显示的8(SC8 SCl)+8(COM8 COMl) 个段、位数据信号必需与对应输出的段、位两个锁存器(Un、 Un+1)的公共数据传输允许端 (CPWEn)同步传输。b) 、段、位锁存器的数据输入端并联而数据传输允许端独立分开数码管驱动，方法为多个控制单元的段、位锁存器(Un、 Un+l)的8(SC8 SCl)+8(COM8 COMl)个驱动数 据信号输入脚分别依序(SC8接COM8、 SC7接COM7…SCl接COMl)—一并联，并联后的8个 端口(SCCOM8 SCCOMl)分别依序连接到所述微处理器(6)对应的8(SC8 SCl)个数据信号 输出脚上，作为段、位驱动数据输出控制脚，而每个控制单元的段、位两个锁存器(Un、 Un+1) 的数据传输允许端(位CP/OE SCn、段CP/OE COMn)则独立分开，独立分开后的段、位数据 传输允许端段CP/OE SCn、位CP/OE COMn分别接到微处理器段Kn、位Kn+l上所述微处 理器(6)输出显示的8个位(SC8 SCl)或8个段(COM8 COMl)的数据信号输出必需与对应输 出的段(Un)或位(Un+l)的锁存器数据传输允许端段CP/OE SCn或位CP/OE COMn同步传输。所述的微处理器(6)还分别与收发接口电路(5)、看门狗(7)、存储器(8)连接，其中，收发 接口电路(5)的信号输出端与微处理器的串口通信数据接收弓I脚RX连接,接收接口电路的信号 输入端与微处理器的串口通信数据发射引脚TX连接，存储器的时钟线SCL、数据线SDA通过 IIC总线连接到微处理器上。所述译码器的信号输入端L1、 L2、 13..丄11分别与微处理器的数据传输允许端耵、K2、 1 ...1&1相连，译码器的信号输出端D1、 D2、 D3、 ...Dn分别与数码管的段、位两个驱动锁存 器所并接的公共数据传输允许端CP/OEl、 CP/OE2、 CP/OE3、 ...CP/OEn连接。上述结构的多位数码管显示控制器是以多位数码管为一显示整体，或称一贞。以本地信息接收为最髙中断，信息微处理器以一定的中断时间定时刷新显示数据，整体数码管作为一 贞，每位数码管作为一个像数点，以单位时间l扫描完一贞数据，每隔单位时间2扫描下一个 像素点，同时等待接收由本地机提供相关通信协议数据接收中断，有数据接收中断，接收数据，完毕显示数码管数据。以8位数码管为一个单元，由两个锁存器驱动；a) 当段、位锁存器(Un、 Un+l)的数据输入端独立分本文档来自技高网...

【技术保护点】
一种多位数码管控制电路，它括包数码管（１）、数码管驱动电路（２）、锁存器驱动电路（３）、收发接口电路（５）、微处理器（６）、看门狗（７）、存储器（８）、译码电路（９），其特征在于：　以８位数码管（１）为一个段、位的控制单元，两块锁存器 （Ｕｎ、Ｕｎ＋１）分别作为一个单元数码管的段、位驱动，每个控制单元段、位锁存器（Ｕｎ、Ｕｎ＋１）的输出数据信号，各通过一个段、位数码管驱动电路（Ｑｎ、Ｑｎ＋１）驱动所对应的数码管的段、位，而两块锁存器（Ｕｎ、Ｕｎ＋１）的输入的连接方法为：　　ａ）段、位锁存器的数据输入端独立分开而数据传输允许端并联数码管驱动；　ｂ）段、位锁存器的数据输入端并联而数据传输允许端独立分开数码管驱动。

【技术特征摘要】
1、一种多位数码管控制电路，它括包数码管(1)、数码管驱动电路(2)、锁存器驱动电路(3)、收发接口电路(5)、微处理器(6)、看门狗(7)、存储器(8)、译码电路(9)，其特征在于以8位数码管(1)为一个段、位的控制单元，两块锁存器(Un、Un+1)分别作为一个单元数码管的段、位驱动，每个控制单元段、位锁存器(Un、Un+1)的输出数据信号，各通过一个段、位数码管驱动电路(Qn、Qn+1)驱动所对应的数码管的段、位，而两块锁存器(Un、Un+1)的输入的连接方法为a)段、位锁存器的数据输入端独立分开而数据传输允许端并联数码管驱动；b)段、位锁存器的数据输入端并联而数据传输允许端独立分开数码管驱动。2、 根据权利要求1所述的一种多位数码管控制电路，其特证在于所述的微处理器(6)还分别与收发接口电路(5)、看门狗(7)、存储器(8)连接，其中，收 发接口电路(5)的信号输出端与微处理器的串口通信数据接收引脚RX连接，接收接口电 路的信号输入端与微处理器的串口通信数据发射引脚TX连接，存储器的时钟线SCL、 数据线SDA通过IIC总线连接到微处理器上。3、 根据权利要求1所述的一种多位数码管控制电路，其特证在于所述译码器(如74LS138或74L154等)的信号输入端Ll、 L2、 L3…Ln分别与微处理 器的数据传输允许端K1、 K2、 K3…Kn相连，译码器的信号输出端D1、 D2、 D3、 ...Dn 分别与数码管的段、位两个驱动锁存器所并接的公共数据传输允许端CP/OEl、 CP/OE2、 CP/OE3、…CP/OEn连接。4、 根据权利要求1所述的一种多位数码管控制方法，其特证在于多个控制单元的段、位锁存器(Un、 Un+1)的8(SC8 SCl)+8(COM8 COMl)个驱 动数据信号输入脚分别依序一一并接到所述微处理器(6)对应的8(SC8 SCl)+8(COM8 COMl)个段、位数据信号输出I/O上，各个控制单元的段、位两个锁存器(Un、 Un+1)的 数据传输允许端位CP/OESCn、段CP/OECOMn并联连接后的公共数据传输允许端 (CP OEii)作为控制一个单元的数据传输允许端，每个单元的公共数据传输允许端 (CPXOEn)直接或通过M-n译码电路与所述...

【专利技术属性】
技术研发人员：李舒，
申请(专利权)人：李舒，
类型：发明
国别省市：45[中国|广西]