移位寄存器单元及其驱动方法、驱动电路和显示装置制造方法及图纸

本发明专利技术公开一种移位寄存器单元及其驱动方法、驱动电路和显示装置，涉及显示领域，结构简单，且可通过调整STV触发信号的脉宽来控制输出波形宽度，达到灵活控制像素时序及其显示效果的目的。移位寄存器单元包括：第一输入模块在第二节点的电压信号控制下向第一节点传递第一电平信号；复位模块向在本级移位寄存器单元的输出信号的控制下向第一节点传递第二电平信号；第一输出模块在第一节点的电压信号的控制下，将第二电平信号输出给输出端；第二输入模块接收输入信号，并在时钟信号的控制下向第二节点传递所述输入信号；存储电容在第二输入模块关闭时，维持第二节点电压；第二输出模块在第二节点电压信号的控制下，将第一电平信号输出给输出端。

【技术实现步骤摘要】

本专利技术涉及显示领域，尤其涉及一种移位寄存器单元及其驱动方法、驱动电路和显示装置。
技术介绍
有机发光(Organic Light Emitting Diode，OLED)显示器由于同时具备自发光、对比度高、厚度薄、视角广、反应速度快、具有可挠曲性、使用温度范围广、构造及制程简单等优异特性，被认为是下一代平面显示器的新兴技术。OLED显示器的驱动过程一般包括信号加载阶段和像素发光阶段，针对OLED显示器的特殊时序需求，要求其在像素发光阶段存在一个常开型移位寄存器(发光控制移位寄存器)来控制像素发光处于常开状态。目前使用的常开型移位寄存器结构比较复杂，需要进行两极设计，一级为信号触发极，一级为常开型输出极，这样整体电路相对而言，晶体管的数量和电容器数量就比较多了，不利于窄边框的设计需求，并且，现有常开型移位寄存器的输出波形宽度不易调整。
技术实现思路
本专利技术提供一种移位寄存器单元及其驱动方法、驱动电路和显示装置，结构简单，而且可以通过调整STV触发信号的脉宽来控制输出波形宽度，达到灵活控制像素时序及其显示效果的目的。为达到上述目的，本专利技术的实施例采用如下技术方案：一方面，本专利技术的实施例提供一种移位寄存器单元，包括：第一输入模块、第一输出模块、第二输入模块、第二输出模块、存储电容和复位模块，所述第一输入模块、所述第一输出模块和所述复位模块通过第一节点连接在一起；所述第一输入模块、所述第二输入模块与所述第二输出模块通过第二节点连接在一起；所述存储电容的第一端连接至所述第二节点，所述存储电容的第二端与所述移位寄存器单元的输出端相连；所述第一输入模块用于接收第一电平信号，并在所述第二节点的电压信号控制下，向所述第一节点传递第一电平信号；所述复位模块用于接收所述第二电平信号，并在本级移位寄存器单元的输出信号的控制下，向所述第一节点传递第二电平信号；所述第一输出模块用于在所述第一节点的电压信号的控制下，将第二电平信号输出给所述移位寄存器单元的输出端；所述第二输入模块用于接收输入信号，并在时钟信号的控制下向所述第二节点传递所述输入信号；所述存储电容用于在所述第二输入模块关闭时，维持所述第二节点的电压；所述第二输出模块用于在所述第二节点的电压信号的控制下，将所述第一电平信号输出给所述移位寄存器单元的输出端；所述第一电平信号和所述第二电平信号中，其一为低电平信号，另一为高电平信号。可选地，所述第一输入模块，包括：第一薄膜晶体管，其第一端输入所述第一电平信号，其第二端连接至所述第一节点，其控制端连接至所述第二节点。可选地，所述第一输出模块，包括：第二薄膜晶体管，其第一端输入所述第二电平信号，其第二端连接至所述移位寄存器单元的输出端，其控制端连接至所述第一节点。可选地，所述第二输入模块，包括：第三薄膜晶体管，其控制端输入所述时钟信号，其第一端输入所述输入信号，其第二端连接至所述第二节点。可选地，所述第二输出模块包括：第四薄膜晶体管，其第一端接收所述第一电平信号，其第一端接收所述第一电平信号，其第二端与所述移位寄存器单元的输出端相连，其控制端连接至所述第二节点。可选地，所述复位模块，包括：第五薄膜晶体管，其第一端输入所述第二电平信号，其第二端连接至所述第一节点，其控制端连接至本级移位寄存器单元的输出端。优选地，所述第一输出模块、所述第二输入模块、所述第二输出模块和所述复位模块选用掺杂类型相同的薄膜晶体管，所述第一输入模块选用与所述第一输出模块、所述第二输入模块、所述第二输出模块和所述复位模块掺杂类型不相同的薄膜晶体管。可选地，所述第一电平信号为低电平信号，所述第二电平信号为高电平信号；所述第一输出模块、所述第二输入模块、所述第二输出模块和所述复位模块选用P型薄膜晶体管，所述第一输入模块选用N型薄膜晶体管。可选地，所述第一电平信号为高电平信号，所述第二电平信号为低电平信号；所述第一输出模块、所述第二输入模块、所述第二输出模块和所述复位模块选用N型薄膜晶体管，所述第一输入模块选用P型薄膜晶体管。本专利技术的实施例还提供一种驱动电路，包括多个级联的上述任一项所述的移位寄存器。本专利技术的实施例还提供一种显示装置，设置有所述的驱动电路。另一方面，本专利技术的实施例提供一种移位寄存器单元的驱动方法，适用于上述任一项所述的移位寄存器单元，所述第一电平信号为低电平信号，所述第二电平信号为高电平信号时，所述驱动方法包括：第一阶段，输入信号输出低电平，时钟信号输出低电平，第二输入模块在时钟信号的控制下，向第二节点传递低电平信号并向存储电容充入低电平，第二输出模块在第二节点的低电平作用下向移位寄存器单元的输出端输出低电平，所述输出端输出的低电平使得复位模块关断所述第一输出模块；第二阶段，所述输入信号和所述时钟信号均输出高电平，所述时钟信号的高电平使得第二输入模块关断，不再向所述第二节点传递信号，但由于存储电容的存在，所述第二节点仍然维持低电平，第二输出模块继续向所述输出端输出低电平，所述输出端输出的低电平使得所述复位模块关断所述第一输出模块；第三阶段，所述输入信号输出高电平，所述时钟信号输出低电平，第二输入模块在时钟信号的低电平作用下，向第二节点传递高电平信号并向存储电容充入高电平，在第二节点的高电平作用下，第二输出模块关断，同时所述第一输入模块向所述第一节点传递低电平信号，所述第一输出模块在所述第一节点的低电平作用下向所述移位寄存器单元的输出端输出高电平，所述输出端输出的高电平关闭所述复位模块；第四阶段，所述输入信号输出高电平，所述时钟信号输出高电平，所述时钟信号的高电平使得第二输入模块关断，不再向所述第二节点传递信号，但由于存储电容的存在，所述第二节点仍然维持高电平，所述第一输出模块继续向移位寄存器单元的输出端输出高电平；第五阶段，所述输入信号输出高电平，所述时钟信号交替输出低电平和高电平，与第三、第四阶段类似，所述第一输出模块继续向所述移位寄存器单元的输出端输出高电平，直至所述输入信号输出的高电平结束；第六阶段，所述输入信号输出低电平时，如果所述时钟信号输出高电平，所述时钟信号的高电平关断所述第二输入模块，由于存储电容的存在，所述第二节点仍然维持上一阶段的高电平，所述第一输出模块继续向所述输出端输出高电平，此后如果所述输入信号继续输出低电平时，所述时钟信号输出低电平或高电平，与第一阶段或者第二阶段类似，所述第二输出模块向所述输出端输出低电平；所述输入信号输出低电平时，如果所述时钟信号输出低电平，与第一阶段类似，所述第二输出模块向所述输出端输出低电平；此后如果所述输入信号继续输出低电平时，所述时钟信号输出高电平或低电平，与第二阶段或者第一阶段类似，所述第二输出模块继续向所述输出端输出低电平；或者，当所述第一电平信号为高电平信号，所述第二电平信号为低电平信号时，所述驱动方法包括：第一阶段，输入信号输出低电平，时钟信号输出高电平，第二输入模块在时钟信号的高电平作用下，向第二节点传递低电平信号并向存储电容充入低电平，第二输出模块关闭，并在第二节点的低电平作用下，所述第一输入模块向第一节点传递高电平，在所述第一节点的高电平作用下，所述第一输出模块向所述移位寄存器单元的输出端输出低电平，所述输出端输出的低电平关闭复位模块；第二阶段，所述输入信号输出高电平本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：第一输入模块、第一输出模块、第二输入模块、第二输出模块、存储电容和复位模块，所述第一输入模块、所述第一输出模块和所述复位模块通过第一节点连接在一起；所述第一输入模块、所述第二输入模块与所述第二输出模块通过第二节点连接在一起；所述存储电容的第一端连接至所述第二节点，所述存储电容的第二端与所述移位寄存器单元的输出端相连；所述第一输入模块用于接收第一电平信号，并在所述第二节点的电压信号控制下，向所述第一节点传递第一电平信号；所述复位模块用于接收所述第二电平信号，并在本级移位寄存器单元的输出信号的控制下，向所述第一节点传递第二电平信号；所述第一输出模块用于在所述第一节点的电压信号的控制下，将第二电平信号输出给所述移位寄存器单元的输出端；所述第二输入模块用于接收输入信号，并在时钟信号的控制下向所述第二节点传递所述输入信号；所述存储电容用于在所述第二输入模块关闭时，维持所述第二节点的电压；所述第二输出模块用于在所述第二节点的电压信号的控制下，将所述第一电平信号输出给所述移位寄存器单元的输出端；所述第一电平信号和所述第二电平信号中，其一为低电平信号，另一为高电平信号。...

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：第一输入模块、第一输出模块、第二输入模块、第二输出模块、存储电容和复位模块，所述第一输入模块、所述第一输出模块和所述复位模块通过第一节点连接在一起；所述第一输入模块、所述第二输入模块与所述第二输出模块通过第二节点连接在一起；所述存储电容的第一端连接至所述第二节点，所述存储电容的第二端与所述移位寄存器单元的输出端相连；所述第一输入模块用于接收第一电平信号，并在所述第二节点的电压信号控制下，向所述第一节点传递第一电平信号；所述复位模块用于接收所述第二电平信号，并在本级移位寄存器单元的输出信号的控制下，向所述第一节点传递第二电平信号；所述第一输出模块用于在所述第一节点的电压信号的控制下，将第二电平信号输出给所述移位寄存器单元的输出端；所述第二输入模块用于接收输入信号，并在时钟信号的控制下向所述第二节点传递所述输入信号；所述存储电容用于在所述第二输入模块关闭时，维持所述第二节点的电压；所述第二输出模块用于在所述第二节点的电压信号的控制下，将所述第一电平信号输出给所述移位寄存器单元的输出端；所述第一电平信号和所述第二电平信号中，其一为低电平信号，另一为高电平信号。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输入模块，包括：第一薄膜晶体管，其第一端输入所述第一电平信号，其第二端连接至所述第一节点，其控制端连接至所述第二节点。3.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输出模块，包括：第二薄膜晶体管，其第一端输入所述第二电平信号，其第二端连接至所述移位寄存器单元的输出端，其控制端连接至所述第一节点。4.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二输入模块，包括：第三薄膜晶体管，其控制端输入所述时钟信号，其第一端输入所述输入信号，其第二端连接至所述第二节点。5.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二输出模块包括：第四薄膜晶体管，其第一端接收所述第一电平信号，其第二端与所述移位寄存器单元的输出端相连，其控制端连接至所述第二节点。6.根据权利要求1所述的移位寄存器单元，其特征在于，所述复位模块，包括：第五薄膜晶体管，其第一端输入所述第二电平信号，其第二端连接至所述第一节点，其控制端连接至本级移位寄存器单元的输出端。7.根据权利要求1-4任一项所述的移位寄存器单元，其特征在于，所述第一输出模块、所述第二输入模块、所述第二输出模块和所述复位模块选用掺杂类型相同的薄膜晶体管，所述第一输入模块选用与所述第一输出模块、所述第二输入模块、所述第二输出模块和所述复位模块掺杂类型不相同的薄膜晶体管。8.根据权利要求1-4任一项所述的移位寄存器单元，其特征在于，所述第一电平信号为低电平信号，所述第二电平信号为高电平信号；所述第一输出模块、所述第二输入模块、所述第二输出模块和所述复位模块选用P型薄膜晶体管，所述第一输入模块选用N型薄膜晶体管。9.根据权利要求1-4任一项所述的移位寄存器单元，其特征在于，所述第一电平信号为高电平信号，所述第二电平信号为低电平信号；所述第一输出模块、所述第二输入模块、所述第二输出模块和所述复位模块选用N型薄膜晶体管，所述第一输入模块选用P型薄膜晶体管。10.一种驱动电路，其特征在于，包括多个级联的如权利要求1-9任一项所述的移位寄存器单元。11.一种显示装置，其特征在于，设置有权利要求10所述的驱动电路。12.一种移位寄存器单元的驱动方法，适用于权利要求1-9任一项所述的移位寄存器单元，其特征在于，所述第一电平信号为低电平信号，所述第二电平信号为高电平信号时，所述驱动方法包括：第一阶段，输入信号输出低电平，时钟信号输出低电平，第二输入模块在时钟信号的控制下，向第二节点传递低电平信号并向存储电容充入低电平，第二输出模块在第二节点的低电平作用下向移位寄存器单元的输出端输出低电平，所述输出端输出的低电平使得复位模块关断所述第一输出模块，第二阶段，所述输入信号和所述时钟信号均输出高电平，所述时钟信号的高电平使得第二输入模块关断，不再向所述第二节点传递信号，但由于存储电容的存在，所述第二节点仍然维持低电平，所述第二输出模块继续向所述输出端输出低电平，所述输出端输出的低电平使得所述复位模块关断所述第一输出模块，第三阶段，所述输入信号输出高电平，所述时钟信号输出低电平，第二输入模块在时钟信号的低电平作用下，向第二节点传递高电平信号并向存储电容充入高电平，在第二节点的高电平作用下，所述第二输出模块关断，同时所述第一输入模块向所述第一节点传递低电平信号，所述第一输出模块在所述第一节点的低电平作用下向所述移位寄存器单元的输出端输出高电平，所述输出端输出的高电平关闭所述复位模块，第四阶段，所述输入信号输出高电平，所述时钟信号输出高电平，所述时钟信号的高电平使得第二输入模块关断，不再向所述第二节点传递信号，但由于存储电容的存在，所述第二节点仍然维持高电平，所述第一输出模块继续向移位寄存器单元的输出端输出高电平，第五阶段，所述输入信号输出高电平，所述时钟信号交替输出低电平和高电平，与第三、第四阶段类似，所述第一输出模块继续向所述移位...

【专利技术属性】
技术研发人员：马占洁，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11