【技术实现步骤摘要】
本专利技术涉及安全类芯片量产测试领域,特别是涉及一种扫描链控制电路设计方法。本专利技术还涉及一种扫描链电路。
技术介绍
测试成本逐渐在芯片整个生产制造过程中所占比例越来越大,因此量产测试方法已经广泛应用到芯片中,比如扫描链测试。但是由于安全类芯片基于安全考虑,还是使用最原始的功能测试方法,使得测试成本无法降低。图1是传统扫描链电路结构图,图2是传统扫描链电路的内部结构图。以图1图2所示电路为例,所有寄存器受外部引脚时钟clk,复位rst,测试模式test_mode,扫描使能scan_en直接控制,只要攻破了scan_en所在的物理信息,用户通过扫描数据输入scan_si和扫描数据输出scan_so就可以随时读出任意寄存器的数值,使得整个芯片没有任何秘密可言。对于社保类芯片来说,安全是第一要素,安全本身包含芯片中的部分逻辑不可见。传统扫描链测试方法违反了此需求。
技术实现思路
本专利技术要解决的技术问题是提供一种扫描链控制电路设计方法,能够提高安全芯片在插入扫描链时的抗攻击能力,保证扫描链自身的安全;为此,本专利技术还要提供一种扫描链电路。为解决上述技术问题,本专利技术的扫描链控制电路设计方法是采用如下技术方案实现的:在传统的扫描链电路的基础之上,设置一组或者多组配置寄存器,以及与之相对应的一级或多级译码电路,产生扫描使能信号的控制信号,用来控制扫描链电路的使能端口,从而控制扫描测试能否进行。所述扫描链电路,包括多条扫描链,每条扫描链包括一个或多个扫描单元,其中,还包括配置寄存器和控制逻辑单元,输入的扫描使能信号被所述配置寄存器和控制逻辑单元所控制;所述配置寄 ...
【技术保护点】
一种扫描链控制电路设计方法,其特征在于:在扫描链电路上,设置一组或者多组配置寄存器,以及与之相对应的一级或多级译码电路,产生扫描使能信号的控制信号,用来控制扫描链电路的使能端口,从而控制扫描测试能否进行。
【技术特征摘要】
1.一种扫描链控制电路设计方法,其特征在于:在扫描链电路上,设置一组或者多组配置寄存器,以及与之相对应的一级或多级译码电路,产生扫描使能信号的控制信号,用来控制扫描链电路的使能端口,从而控制扫描测试能否进行。2.如权利要求1所述的方法,其特征在于:普通用户无法访问所述配置寄存器,所述扫描使能信号的控制信号在出厂前可控,且在普通用户模式下无效。3.如权利要求1所述的方法,其特征在于:所述控制扫描链电路的使能端口是指,所述配置寄存器通过译码电路生成一系列不同的扫描使能信号的控制信号,进而生成多个新的扫描使能信号,去控制所述扫描链电路中每一条扫描链中的一个或者多个扫描单元。4.如权利要求3所述的方法,其特征在于:根据设计的需求确定所产生的扫描使能信号的分配,该分配针对所有扫描单元,可以一个扫描单元使用一个扫描使能信号,也可以多个扫描单元共用一个扫描使能信号,只要保证所有的扫描单元的扫描使能端都被涵盖到即可。5.如权利要求1至3任一所述的方法,其特征在于:在测试模式下,可通过特定的方式对所述配置寄存器配置正确的值,打开从扫描链电路的使能端口到每一个扫描单元的扫描使能端的通路,使其可以被扫描使能信号畅通无阻的控制,从而开启扫描链功能进行扫描测试。6.如权利要求5所述的方法,其特征在于:当产品测试完成并封装出厂之前,再次对所述配置寄存器进行配置,断开从扫描链电路的使能端口
\t到每一个扫描单元的扫描使能端的通路,并取消或隐藏所述配置寄存器的访问方式,使出厂后扫描链无法工作。7.如权利要求1所述的方法,其特征在于:所述配置寄存器的数量和位数根据设计中所有扫描链上扫描单元的总数确定,每个配置寄存器的位宽可以不同。8.如权利要求1所述的方法,其特征在于:所述配置寄存器及其译码电路根据项目需求设计,配置寄存器和译码电路为一对一的关系,译码电路生成的扫描使能信号的控制信号与原始的扫描使能信号组合,形成门控结构。9.如权利要求1所述的方法,其特征在于:根据设计的实际情况,以及该设计对安全性能的需求,确定访问配置寄存器的方式以及开启扫描链电路的配置寄存器的配置值。10.如权利要求9所述的方法,其特征在于:所述配置寄存器的访问方式必须满足以下两个条件:ⅰ、出厂前在测试模式下能被访问;ⅱ、出厂后普通用户无法访问;所述配置寄存器的配置值可以由设计随机设定,也可以配合设计的需求综合考虑。11.一种扫描链电路,包括多条扫描链,每条扫描链包括一个或多个扫描单元,其特征在于:还包括配置寄存器和控制逻辑单元,输入的扫描使能信号被所述配置寄存器和控制逻辑单元所控制;所述配置寄存器,用于寄存配置值,根据该配置...
【专利技术属性】
技术研发人员:张伸,王永流,
申请(专利权)人:上海华虹集成电路有限责任公司,
类型:发明
国别省市:上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。