The utility model relates to a digital image Sobel and Laplace edge enhancement circuit of a display, which belongs to the display technology. It includes at least 7 input R: 0 (or G 7: 0, B, 7, 0), HDE (line), VDE (field), pcik (clock) logic signal processing circuit, first in first out memory 0, first in first out memory 1, compared with the logic circuit, edge enhancement coefficient generation module and edge enhancement processing logic circuit. First in first out memory 0 and first in first out memory, all of which are controlled by WR en and RD en signals, which are controlled by the random access memory on the rising edge of the clock signal. Edge enhancement coefficient generation module is composed of input signal is factor 7: 0 and Sobel 12: 2, the output signal is enhance 10: 0 multiplexer composition. It enhances the details of the image and the sense of hierarchy, the circuit is simple, fast, low power consumption, significantly improve the image quality. The utility model can be widely used in various displays of televisions, computers and other devices.
【技术实现步骤摘要】
本技术属于显示器
,更具体地说涉及显示器数字图像的边缘增强处理电路的改进。
技术介绍
图像增强电路是指按特定的需要突出图像中的某些信息,同时削弱或去除某些不需要的信息的处理方法。在数字图像的处理中,往往需要充分显示图像的细节。这就需要增强图像的边缘和灰度跳变的部分。所谓边缘就是指图像局部亮度变化最显著的部分。已有的图像边缘增强处理的方法很多,如Sobel算子、Roberts算子、Robinson算子、Canny算子、LOG算子和Laplace算子等法。它们中有的对边缘的提取十分粗糙,有的电路十分复杂而且运算速度慢、功耗大,有的对噪音干扰非常敏感。本技术的目的,就在于克服上述缺点和不足,提供一种对图像边缘的提取和改善较精细,电路结构简单,运算速度快、功耗低,抗噪音干扰能力强的显示器数字图像的Sobel和Laplace边缘增强电路。
技术实现思路
为了达到上述目的,本技术至少包括输入r[7:0](或g[7:0]、b[7:0])、hde(行)、vde(场)、pcik(时钟)信号的逻辑处理电路,与逻辑处理电路连接的先入先出行存储器0,与先入先出行存储器0连接的先入先出行存储器1,与先入先出行存储器1和阈值信号(threshold)连接的逻辑比较电路,与逻辑比较电路和factor(增强等级)[7:0]信号连接的边缘增强系数产生模块以及与边缘增强系数产生模块、逻辑处理电路和逻辑比较电路连接的边缘增强处理逻辑电路。本电路的输出信号为new[7:0],即边缘增强后的图像数据。其中r[7:0](或g[7:0]、b[7:0])为输入图像数据,factor[7:0]为用户设 ...
【技术保护点】
一种显示器数字图像的Sobel和Laplace边缘增强电路,它至少包括输入r[7∶0]或g[7∶0]或b[7∶0]之一、hde行信号、vde场信号、pcik时钟信号的逻辑处理电路,与逻辑处理电路连接的先入先出行存储器0,与先入先出行存储器0连接的先入先出行存储器1,与先入先出行存储器1和阈值信号threshold连接的逻辑比较电路,与逻辑比较电路和factor[7∶0]信号连接的边缘增强系数产生模块以及与边缘增强系数产生模块、逻辑处理电路和逻辑比较电路连接的边缘增强处理逻辑电路,其特征在于所说的先入先出行存储器0和先入先出行存储器1均为输入R、G、B信号的fifo0 in[7∶0]、输出R、G、B信号的fifo0out[7∶0],以wr-en和rd-en信号控制其在时钟信号的上升沿写或读的随机存取存储器,rd-en信号依次与加法器、D触发器连接处理后输入随机存取存储器,wr-en信号依次与加法器、D触发器连接处理后输入随机存取存储器,随机存取存储器的输出端经D触发器输出fifo0out[7∶0]。
【技术特征摘要】
1.一种显示器数字图像的Sobel和Laplace边缘增强电路,它至少包括输入r[7:0]或g[7:0]或b[7:0]之一、hde行信号、vde场信号、pcik时钟信号的逻辑处理电路,与逻辑处理电路连接的先入先出行存储器0,与先入先出行存储器0连接的先入先出行存储器1,与先入先出行存储器1和阈值信号threshold连接的逻辑比较电路,与逻辑比较电路和factor[7:0]信号连接的边缘增强系数产生模块以及与边缘增强系数产生模块、逻辑处理电路和逻辑比较电路连接的边缘增强处理逻辑电路,其特征在于所说的先入先出行存储器0和先入先出行存储器1均为输入R、G、B信号的fifo0...
【专利技术属性】
技术研发人员:丁勇,战嘉瑾,刘志恒,陈永强,何云鹏,缪建兵,
申请(专利权)人:海信集团有限公司,
类型:实用新型
国别省市:95[中国|青岛]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。