包括栅间隔物的半导体器件制造技术

一种半导体器件包括：第一有源区，限定在衬底上；第一栅电极，跨第一有源区；第一漏区，在第一有源区中与第一栅电极相邻的位置处；底切区域，在第一有源区与第一栅电极之间；以及第一栅间隔物，在第一栅电极的侧表面上并延伸到底切区域中。到底切区域中。到底切区域中。

【技术实现步骤摘要】
包括栅间隔物的半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求于2020年4月7日在韩国知识产权局提交的题为“Semiconductor Devices Including Gate Spacer”的韩国专利申请No.10-2020-0042140的优先权，该韩国专利申请通过引用全部并入本文中。


[0003]本公开涉及包括栅间隔物的半导体器件及其形成方法。

技术介绍

[0004]随着半导体器件的高度集成的趋势，已经开发了使用栅间隔物和替代栅电极的技术。栅间隔物的形状对形成替代栅电极的过程有很大影响。

技术实现思路

[0005]根据本公开的示例性实施例的一种半导体器件可以包括限定在衬底上的第一有源区。第一栅电极可以跨第一有源区设置在第一有源区上。第一漏区可以设置在第一有源区中与第一栅电极相邻的位置处。底切区域可以设置在第一有源区与第一栅电极之间。第一栅间隔物可以设置在第一栅电极的侧表面上，并且可以延伸到底切区域中。
[0006]根据本公开的示例性实施例的一种半导体器件可以包括：第一有源区，限定在衬底上的第一区域中。第一栅电极可以跨第一有源区设置在第一有源区上。第一漏区可以设置在第一有源区中与第一栅电极相邻的位置处。第一栅间隔物可以设置在第一栅电极的侧表面上。第二有源区可以限定在衬底上的第二区域中。第二栅电极可以跨第二有源区设置在第二有源区上，并且可以具有与第一栅电极的水平宽度不同的水平宽度。第二漏区可以设置在第二有源区中与第二栅电极相邻的位置处。下栅介电层可以设置在第二有源区与第二栅电极之间，并且可以具有比第二栅电极的宽度更小的宽度。第二栅间隔物可以设置在第二栅电极的侧表面上，并且可以在第二有源区与第二栅电极之间的底切区域中延伸。第二栅间隔物可以与下栅介电层的侧表面接触。
[0007]根据本公开的示例性实施例的一种半导体器件可以包括：第一有源区，限定在衬底上的第一区域中。第一栅电极可以跨第一有源区设置在第一有源区上。第一栅介电层可以设置在第一有源区与第一栅电极之间。一对第一漏区可以设置在第一有源区中与第一栅电极的相对侧相邻的位置处，并且可以彼此间隔开。底切区域可以设置在第一有源区与第一栅电极之间。第一栅间隔物可以设置在第一栅电极的侧表面上，并且可以延伸到底切区域中。第二有源区可以限定在衬底上的第二区域中。第二栅电极可以跨第二有源区设置在第二有源区上，并且可以具有比第一栅电极的水平宽度更大的水平宽度。第二栅介电层可以设置在第二有源区与第二栅电极之间。一对第二漏区可以设置在第二有源区中与第二栅电极的相对侧相邻的位置处，并且可以彼此间隔开。下栅介电层可以设置在第二有源区与第二栅介电层之间，并且可以具有比第二栅电极的水平宽度更大的水平宽度。第二栅间隔
物可以设置在第二栅电极的侧表面上。第一有源区可以包括多个沟道区。多个沟道区中的每一个可以与所述一对第一漏区接触。第一栅电极可以围绕多个沟道区中的至少一个的顶表面、侧表面和底表面。第二栅电极可以设置在第二有源区的顶表面和侧表面上。第二栅电极的下端可以设置在比第二有源区的上端更低的水平处。
[0008]根据本公开的示例性实施例的一种形成半导体器件的方法可以包括：在衬底上限定第一有源区和第二有源区。可以跨第一有源区在第一有源区上形成第一栅电极，并且可以跨第二有源区在第二有源区上形成第二栅电极。可以在第一有源区中与第一栅电极相邻的位置处形成第一漏区，并且可以在第二有源区中与第二栅电极相邻的位置处形成第二漏区。可以在第一栅电极的侧表面上形成第一栅间隔物。在第二有源区与第二栅电极之间形成下栅介电层。可以在第二栅电极的侧表面上形成第二栅间隔物。第一栅间隔物可以在第一有源区与第一栅电极之间的底切区域中延伸。
附图说明
[0009]通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得清楚，在附图中：
[0010]图1是示出了根据本公开的示例性实施例的半导体器件的截面图。
[0011]图2是示出了根据本公开的示例性实施例的半导体器件的布局。
[0012]图3至图5是图1所示的部分的放大图。
[0013]图6至图13是示出了根据本公开的示例性实施例的半导体器件的截面图。
[0014]图14至图57是根据本公开的示例性实施例的形成半导体器件的方法中的阶段的截面图。
具体实施方式
[0015]图1是示出了根据本公开的示例性实施例的半导体器件的截面图，并且图2是示出了根据本公开的示例性实施例的半导体器件的布局。图3至图5是图1所示的部分的放大图。图1示出了沿图2中的线1-1
’
、2-2
’
、3-3
’
、4-4
’
和5-5
’
截取的截面图。根据本公开的示例性实施例的半导体器件可以包括finFET或其组合。
[0016]参照图1，根据本公开的示例性实施例的半导体器件可以包括衬底20、第一有源区21、第二有源区22、器件隔离层25、下栅介电层28、第一栅间隔物41、第二栅间隔物42、多个第一漏区47、多个第二漏区48、层间绝缘层49、第一栅介电层53、第二栅介电层54、多个第一栅电极55和多个第二栅电极56。
[0017]第一有源区21可以包括多个沟道区21A、21B、21C和21D。多个沟道区21A、21B、21C和21D可以包括第一沟道区21A、第二沟道区21B、第三沟道区21C和第四沟道区21D。第一栅间隔物41可以包括第一内间隔物41A和第一外间隔物41B。第二栅间隔物42可以包括第二内间隔物42A和第二外间隔物42B。多个第一漏区47中的每一个可以包括第一层47A和第二层47B。多个第二漏区48中的每一个可以包括第三层48A和第四层48B。
[0018]参照图2，衬底20可以设置为具有第一区域11和与第一区域11相邻的第二区域12。第一有源区21可以设置在衬底20上的第一区域11中。第二有源区22可以设置在衬底20上的第二区域12中。多个第一栅电极55可以在第一区域11中跨第一有源区21设置。多个第二栅
电极56可以在第二区域12中跨第二有源区22设置。
[0019]多个第二栅电极56中的每一个可以具有与多个第一栅电极55中的每一个的水平宽度不同的水平宽度。多个第二栅电极56中的每一个可以具有比多个第一栅电极55中的每一个的水平宽度更大的水平宽度。多个第一栅电极55中的每一个可以具有第一宽度W1。多个第二栅电极56中的每一个可以具有第二宽度W2。第二宽度W2可以大于第一宽度W1。
[0020]参照示出了沿线1-1
′
的图1的放大部分的图3，第一栅介电层53可以设置在第一栅电极55与多个沟道区21A、21B、21C和21D之间。第一栅介电层53可以在第一栅电极55与第一栅间隔物41之间延伸。界面介电层51可以设置在第一栅介电层53与多个沟道区21A、21B、21C和21D之间。界面介电层51可以包括通过热氧化工艺或清洁工艺本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一有源区，限定在衬底上；第一栅电极，跨所述第一有源区；第一漏区，在所述第一有源区中与所述第一栅电极相邻的位置处；底切区域，在所述第一有源区与所述第一栅电极之间；以及第一栅间隔物，在所述第一栅电极的侧表面上并延伸到所述底切区域中。2.根据权利要求1所述的半导体器件，其中，所述第一栅间隔物具有L形状或倒T形状。3.根据权利要求1所述的半导体器件，其中，所述第一栅间隔物包括：上部，在所述第一栅电极的侧表面上；以及下部，从所述上部延伸到所述底切区域中。4.根据权利要求3所述的半导体器件，其中，所述下部在所述第一有源区与所述第一栅电极之间延伸。5.根据权利要求3所述的半导体器件，其中，沿着所述第一栅电极的侧表面延伸并且与所述衬底的表面垂直的假想直线与所述下部相交。6.根据权利要求3所述的半导体器件，其中，所述第一有源区包括多个沟道区，所述多个沟道区中的每一个与所述第一漏区接触，并且所述第一栅电极围绕所述多个沟道区中的至少一个的顶表面、侧表面和底表面。7.根据权利要求6所述的半导体器件，还包括：第一栅介电层，在所述第一栅电极与所述多个沟道区之间并且在所述第一栅电极与所述第一栅间隔物之间延伸，所述第一栅介电层接触所述下部的侧表面和顶表面。8.根据权利要求1所述的半导体器件，还包括：第二有源区，限定在所述衬底上；第二栅电极，跨所述第二有源区；第二漏区，在所述第二有源区中与所述第二栅电极相邻的位置处；下栅介电层，在所述第二有源区与所述第二栅电极之间；以及第二栅间隔物，在所述第二栅电极的侧表面上。9.根据权利要求8所述的半导体器件，其中，所述第二栅电极在所述第二有源区的顶表面和侧表面上，所述第二栅电极的下端在比所述第二有源区的上端更低的水平处。10.根据权利要求8所述的半导体器件，还包括：第二栅介电层，在所述下栅介电层与所述第二栅电极之间，并且在所述第二栅间隔物与所述第二栅电极之间延伸。11.根据权利要求8所述的半导体器件，其中，所述第二栅电极的水平宽度大于所述第一栅电极的水平宽度，并且所述下栅介电层的水平宽度大于所述第二栅电极的水平宽度。12.根据权利要求8所述的半导体器件，其中，所述下栅介电层突出超过所述第二栅电极。13.根据权利要求8所述的半导体器件，其中，所述第二栅间隔物与所述下栅介电层的顶表面和侧表面接触。14.根据权利要求8所述的半导体器件，其中，所述下栅介电层的水平宽度小于所述第二栅电极的水平宽度，并且所述第二栅间隔物在所述第二有源区与所述第二栅电极之间延
伸。15.根据权利要求14所述的半导体器件，其中，所述第二栅间隔物具有L形状或倒T形状。16.一种半导体器件，包括：第一有源区，限定在衬底上的第一区域中；第一栅电极，跨所述第一有源区；第一漏区，在所述第一有源区中与所述第一栅电极相邻的位置处；第一栅间隔物，在所述第一栅电极的侧表面上；第二有源区，限定在所述衬底上的第二区域中；第二栅电极，跨所述第二有源区并且具有与所述第一栅电极的水平宽度不同的水平宽度；第二漏区，在所述第二有源区中与所述第二栅电极相邻的位置处；下栅介电层，在所述第二有源区与所述第二栅电极之间，并且具有比所述第二栅电极的宽度更小的宽度；以及第二栅间隔物，在所述第二栅电极的侧表面上并延伸到所述第二有源区与所述第二栅电极之间的底切区域中，所述第二栅间隔物与所述下栅介电层的侧表面接触。17.根据权利要求16所述的半导体器件，其中，所述第一有源区包括多个沟道区，所述多个沟道区中的每一个与所述第一漏区接触，所述第一栅电极围绕所述多个沟道区中的至少一个的顶表面、侧表面和底表面，并且所述第二...

【专利技术属性】
技术研发人员：徐凤锡，金大元，朴范琎，朴硕炯，朴星一，申在训，杨奉燮，刘庭均，李在润，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：