一种SplitGate结构、PowerMOS器件及制作方法技术

本发明专利技术公开了一种Split Gate结构，包含由沟槽底部向上垂直分布于沟槽内的第一多晶硅、特征氧化物和第二多晶硅，特征氧化物上表面中部高处与两侧低处的高度差小于该Split Gate结构有效改善了breakdown和IGSS性能。本发明专利技术同时提供一种具有该Split Gate结构的Power MOS器件以及该Split Gate结构的制作方法。方法。方法。方法。

【技术实现步骤摘要】
一种Split Gate结构、Power MOS器件及制作方法


[0001]本专利技术涉及半导体
，特别涉及一种有效改善breakdown和 IGSS性能的Split Gate结构、Power MOS器件及制作方法。

技术介绍

[0002]Split Gate Power MOS(分裂栅功率场效应晶体管)在集成电路中通常被用作开关器件，当器件关闭时，漏电量越小越好，否则电器会变得非常耗电，使得IGSS(栅氧漏电)和breakdown(击穿)性能成为评价Split GatePower MOS性能好坏的重要参数。因此，如何改善Split Gate的breakdown 和IGSS性能成为半导体领域内亟待解决的问题。

技术实现思路

[0003]为了解决现有的技术问题，本专利技术提出了一种有效改善breakdown和 IGSS性能的Split Gate结构、具有该Split Gate结构的Power MOS器件以及该Split Gate结构的制作方法。
[0004]根据本专利技术，提供一种Split Gate结构，包含由沟槽底部向上垂直分布于沟槽内的第一多晶硅、特征氧化物和第二多晶硅，特征氧化物上表面中部高处与两侧低处的高度差小于
[0005]根据本专利技术的一个实施例，第一多晶硅与沟槽的内壁和底部之间设置有特征氧化物。
[0006]根据本专利技术的一个实施例，第一多晶硅与第二多晶硅之间的有效距离大于0.2mm，其中有效距离为第一多晶硅与第二多晶硅之间的最短距离。
[0007]根据本专利技术，提供一种Power MOS器件，包含上述任一Split Gate结构。
[0008]根据本专利技术，提供一种Split Gate结构的制作方法，包含以下步骤：
[0009]步骤1：在内壁分布有特征氧化物的沟槽中进行第一多晶硅的回刻蚀；
[0010]步骤2：对第一多晶硅进行一次刻蚀；
[0011]步骤3：浸入酸性溶液以去除部分特征氧化物；
[0012]步骤4：对第一多晶硅进行二次刻蚀，使第一多晶硅高度低于分布沟槽的特征氧化物的高度；
[0013]步骤5：执行热氧化以在第一多晶硅顶部形成特征氧化物，其中特征氧化物上表面中部高处与两侧低处的高度差小于
[0014]步骤6：在沟槽中沉淀第二多晶硅。
[0015]根据本专利技术的一个实施例，步骤4中，第一多晶硅与特征氧化物的高度差为0.05-0.15mm。
[0016]根据本专利技术的一个实施例，第一多晶硅与第二多晶硅之间的有效距离大于0.2mm，其中有效距离为第一多晶硅与第二多晶硅之间的最短距离。
[0017]由于采用以上技术方案，本专利技术与现有技术相比具有如下优点：通过本专利技术的制
作方法制作的新型Split Gate结构相比于传统Split Gate结构而言，改善了特征氧化物与多晶硅接触面的平坦度，使第一多晶硅与第二多晶硅之间的有效距离增大，有效改善了Split Gate Power MOS的breakdown 和IGSS性能。
附图说明
[0018]图1示出了现有技术中制作Split Gate结构的流程图；
[0019]图2a-2e示出了图1所示Split Gate结构制作过程的示意图；
[0020]图3示出了包含依据本专利技术的实施例制作Split Gate结构的流程图；
[0021]图4a-4f示出了图3所示Split Gate结构制作过程的示意图；
[0022]图5示出了依据本专利技术的Split Gate与现有技术的Split Gate的漏电性能测试结果对比图；
[0023]图6示出了图5中漏电测试选取的试点位置示意图。
具体实施方式
[0024]为了使本专利技术的目的、技术方案及优点更加清楚明白，下面结合实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。
[0025]如图1和2a-2e所示，现有Split Gate的制作方法通常包含回刻蚀-刻蚀
ꢀ-
泡蘸-氧化-沉淀。具体地，首先在内壁分布有特征氧化物的沟槽中进行第一多晶硅的回刻蚀，使得第一多晶硅的高度大于沟槽深度(图2a)；随后对第一多晶硅进行刻蚀，使其高度小于沟槽深度(图2b)；然后进行泡蘸步骤，即将Split Gate进入酸性溶液中以去除沟槽内上半部分的特征氧化物，此时第一多晶硅的高度高于沟槽内的特征氧化物上表面的高度(图2c)；接下来使用光照等手段使第一多晶硅顶部形成一层特征氧化物(图2d)，该新形成特征氧化物与原有特征氧化物结合，使第一多晶硅与沟槽上部的空腔隔离；最后在沟槽上部的空腔内沉淀第二多晶硅，形成Split Gate结构(图 2e)。由于氧化前第一多晶硅的高度高于原有特征氧化物上表面的高度，使得第一多晶硅经氧化形成的特征氧化物高于原有特征氧化物，使得第一多晶硅与第二多晶硅之间的特征氧化物通常具有凸起的形态，即特征氧化物上表面中部高处与两侧低处具有较大的高度差H。这种凸起的形态使得特征氧化物的厚度分布不均匀。由此，第一多晶硅与第二多晶硅之间的有效距离——即最短距离——较小，极易在特征氧化物薄弱处出现击穿、漏电等问题。
[0026]图3和4a-4f示出了依据本专利技术的实施例的Split Gate的制作方法，其相比于现有制作方法在氧化步骤前增加了第一多晶硅的二次刻蚀步骤，使得制作出的Split Gate结构具有总体平坦的特征氧化物层。具体地，依据本专利技术的Split Gate制作方法包含以下步骤：
[0027]步骤1：在内壁分布有特征氧化物的沟槽中进行第一多晶硅的回刻蚀，使得第一多晶硅的高度大于沟槽深度(图4a)；
[0028]步骤2：对第一多晶硅进行一次刻蚀，使其高度小于沟槽深度(图4b)；
[0029]步骤3：对Split Gate进行泡蘸，即将Split Gate浸入酸性溶液以去除沟槽内上半部分特征氧化物，此时第一多晶硅的高度高于沟槽内的特征氧化物上表面的高度(图4c)；
[0030]步骤4：对第一多晶硅进行二次刻蚀，使第一多晶硅高度低于分布沟槽的特征氧化
物的高度(图4d)，其中，第一多晶硅与特征氧化物上表面的高度差优选为0.05-0.15mm；
[0031]步骤5：使用光照等手段执行热氧化以在第一多晶硅顶部形成特征氧化物，该新形成特征氧化物与原有特征氧化物结合，使第一多晶硅与沟槽上部的空腔隔离(图4e)，由于氧化前第一多晶硅的高度略低于原有特征氧化物上表面的高度，使得第一多晶硅经氧化形成的特征氧化物大致与原有特征氧化物上表面齐平，最终形成平坦的上表面，优选地，特征氧化物上表面中部高处与两侧低处的高度差小于
[0032]步骤6：最后在沟槽上部的空腔内沉淀第二多晶硅，形成Split Gate结构(图4f)。
[0033]通过上述方法制得的新型Split Gate结构具有上表面平坦且厚度分布均匀的特征氧化物，这使得第一多晶硅与第二多晶硅之间的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种Split Gate结构，包含由沟槽底部向上垂直分布于所述沟槽内的第一多晶硅、特征氧化物和第二多晶硅，其特征在于，所述特征氧化物上表面中部高处与两侧低处的高度差小于2.根据权利要求1所述的Split Gate结构，其特征在于，所述第一多晶硅与所述沟槽的内壁和底部之间设置有所述特征氧化物。3.根据权利要求1所述的Split Gate结构，其特征在于，所述第一多晶硅与所述第二多晶硅之间的有效距离大于0.2mm，其中所述有效距离为所述第一多晶硅与所述第二多晶硅之间的最短距离。4.一种Power MOS器件，其特征在于，包含上述权利要求任一项所述的Split Gate结构。5.一种Split Gate结构的制作方法，其特征在于，包含以下步骤：步骤1：在内壁分布有特征...

【专利技术属性】
技术研发人员：郑远程，石新欢，
申请(专利权)人：和舰芯片制造苏州股份有限公司，
类型：发明
国别省市：