屏蔽栅沟槽型半导体器件及其制造方法技术

本申请涉及半导体集成电路制造技术领域，具体涉及一种屏蔽栅沟槽型半导体器件及其制造方法。其中，器件包括基底层，基底层中形成有多条第一沟槽，相邻两条第一沟槽之间形成第二沟槽，第一沟槽从基底层的上表面向下延伸第一深度，第二沟槽从基底层的上表面向下延伸第二深度；第二深度小于第一深度；第一沟槽中形成有屏蔽电极和第一栅电极，屏蔽电极与第一栅电极之间、屏蔽电极与第一沟槽侧壁之间、以及第一栅电极与第一沟槽的侧壁之间均隔离有氧化层；第二沟槽中形成有第二栅电极，第二栅电极与第二沟槽的侧壁之间隔离有氧化层；相邻第一沟槽和第二沟槽之间的基底层上层形成源极结构。方法用于制造上述器件。方法用于制造上述器件。方法用于制造上述器件。

【技术实现步骤摘要】
屏蔽栅沟槽型半导体器件及其制造方法


[0001]本申请涉及半导体集成电路制造
，具体涉及一种屏蔽栅沟槽型半导体器件及其制造方法。

技术介绍

[0002]功率半导体器件是电能/功率处理的核心器件，主要用于大功率电力设备的电能变换和电路控制方面，其电流可达数十至数千安培，电压可达数百伏以上，对设备的正常运行起到关键作用。
[0003]在过去的三十年里，功率器件取得了飞跃式的发展，特别是功率金属氧化物半导体场效应管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)，为了拓宽其应用领域，满足低功耗需求，必须有效的降低导通损耗与开关损耗，目前中低压功率器件中开关损耗最小的器件是屏蔽栅功率MOSFET，这种器件的米勒电容非常小，所以器件的开关速度极快，开关损耗小。
[0004]但是，在相关技术中，屏蔽栅功率MOSFE的击穿电压和导通电阻之间存在较大的折衷关系，即若要使得器件具有较高的击穿电压则会使得导通电阻增大，若要使得器件具有较低的导通电阻则会牺牲掉部分击穿电压。

技术实现思路

[0005]为了解决
技术介绍
中所述的技术问题，本申请提供了一种屏蔽栅沟槽型半导体器件及其制造方法，能够提升器件的击穿电压，同时降低器件的导通电阻。
[0006]作为本申请的第一方面，提供一种屏蔽栅沟槽型半导体器件，所述屏蔽栅沟槽型半导体器件包括：基底层，所述基底层中形成有多条第一沟槽，相邻两条所述第一沟槽之间形成第二沟槽，所述第一沟槽从所述基底层的上表面向下延伸第一深度，所述第二沟槽从所述基底层的上表面向下延伸第二深度；所述第二深度小于所述第一深度；所述第一沟槽中形成有屏蔽电极和第一栅电极，所述屏蔽电极与第一栅电极之间、所述屏蔽电极与第一沟槽侧壁之间、以及所述第一栅电极与所述第一沟槽的侧壁之间均隔离有氧化层；所述第二沟槽中形成有第二栅电极，所述第二栅电极与所述第二沟槽的侧壁之间隔离有氧化层；相邻所述第一沟槽和所述第二沟槽之间的基底层上层形成源极结构。
[0007]可选地，所述屏蔽电极位于所述第一沟槽的中间，从所述第一沟槽的槽口处向所述第一沟槽的槽底延伸；所述屏蔽电极上部两侧的第一沟槽中，分别形成一所述第一栅电极。
[0008]可选地，所述基底层的上表面上覆盖有源极金属层，所述源极金属层与所述源极结构欧姆接触；
所述基底层的下表面处覆盖有漏极金属层。
[0009]可选地，所述源极金属层与所述基底层的上表面之间隔有绝缘层，对应所述源极结构位置处的绝缘层中开设有接触孔，所述源极金属层通过所述接触孔与所述源极结构欧姆接触。
[0010]可选地，所述第一沟槽的宽度大于所述第二沟槽的宽度。
[0011]可选地，所述基底层包括衬底层和从所述衬底层上表面外延生长形成的外延层。
[0012]作为本申请的第二方面，提供一种屏蔽栅沟槽型半导体器件的制造方法，所述屏蔽栅沟槽型半导体器件的制造方法包括以下步骤：提供带有第一沟槽和第二沟槽的基底层，所述第二沟槽位于相邻两个第一沟槽之间；所述第一沟槽从所述基底层的上表面向下延伸第一深度，所述第二沟槽从所述基底层的上表面向下延伸第二深度；所述第二深度小于所述第一深度；在所述第一沟槽中制作形成屏蔽电极，所述屏蔽电极与第一沟槽侧壁之间隔离有氧化层；在所述第一沟槽中制作形成第一栅电极，在所述第二沟槽中制作形成第二栅电极，所述第一栅电极与所述屏蔽电极之间、所述第一栅电极与所述第一沟槽的侧壁之间、以及所述第二栅电极与所述第二沟槽的侧壁之间均隔离有氧化层；通过离子注入工艺制作源极结构，使得所述源极结构位于相邻所述第一沟槽和所述第二沟槽之间的基底层上层。
[0013]可选地，所述在所述第一沟槽中制作形成屏蔽电极，所述屏蔽电极与第一沟槽侧壁之间隔离有氧化层的步骤，包括：依照带有所述第一沟槽和第二沟槽的基底层上表面形貌，氧化形成第一氧化层，所述第一氧化层填充满所述第二沟槽，并覆盖在所述第一沟槽的内表面形成屏蔽电极容置空间；淀积第一导电多晶硅，使得所述第一导电多晶硅至少填充满所述屏蔽电极容置空间；刻蚀去除位于所述基底层上的第一导电多晶硅和第一氧化层，使得剩余在所述第一沟槽中的第一导电多晶硅形成屏蔽电极。
[0014]可选地，所述在所述第一沟槽中制作形成第一栅电极，在所述第二沟槽中制作形成第二栅电极，所述第一栅电极与所述屏蔽电极之间、所述第一栅电极与所述第一沟槽的侧壁之间、以及所述第二栅电极与所述第二沟槽的侧壁之间均隔离有氧化层的步骤，包括：刻蚀去除位于所述屏蔽电极上部两侧的第一氧化层，和位于所述第二沟槽上部的第一氧化层，形成栅沟槽；氧化所述栅沟槽的侧壁，形成第二氧化层；淀积第二导电多晶硅，使得所述第二导电多晶硅填充满带有所述第二氧化层的栅沟槽；刻蚀去除位于所述基底层上的第二导电多晶硅和第二氧化层，使得剩余在所述第一沟槽位置处栅沟槽中的第二导电多晶硅形成第一栅电极，剩余在所述第二沟槽位置处栅沟槽中的第二导电多晶硅形成第二栅电极。
[0015]可选地，所述屏蔽栅沟槽型半导体器件的制造方法还包括：在所述通过离子注入
制作源极结构，使得所述源极结构位于相邻所述第一沟槽和所述第二沟槽之间的基底层上层的步骤，之后进行的：在所述基底层上表面淀积形成绝缘层；在对应所述源极结构位置处的所述绝缘层中开设接触孔；在所述绝缘层上和基底层下表面位置处制作金属层，使得位于所述绝缘层上的金属层填充满所述接触孔与源极结构接触；位于所述绝缘层上的金属层形成源极金属层，位于所述基底层下表面位置处的金属层形成漏极金属层。
[0016]本申请技术方案，至少包括如下优点：通过在相邻两个第一沟槽之间的基底层中设置第二沟槽，且该第二沟槽中设有第二栅电极，使得该第二栅电极附近承担部分的电压，且第二沟槽使得器件的台面区（mesa区）减小，从而使得器件的单位电流密度提高，进而能够使得本申请的器件击穿电压升高，同时导通电阻与同电压等级相比更低，提高了器件的可靠性。
附图说明
[0017]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1示出了本申请一实施例提供的屏蔽栅沟槽型半导体器件纵剖结构示意图；图2示出了本申请一实施例提供的屏蔽栅沟槽型半导体器件的制造方法流程图；图2a至图2i示出了图2所示实施例中，在各个步骤完成后的器件剖面结构示意图。
具体实施方式
[0019]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0020]在本申请的描述中，需要说明的是，术语“中心”本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽栅沟槽型半导体器件，其特征在于，所述屏蔽栅沟槽型半导体器件包括：基底层，所述基底层中形成有多条第一沟槽，相邻两条所述第一沟槽之间形成第二沟槽，所述第一沟槽从所述基底层的上表面向下延伸第一深度，所述第二沟槽从所述基底层的上表面向下延伸第二深度；所述第二深度小于所述第一深度；所述第一沟槽中形成有屏蔽电极和第一栅电极，所述屏蔽电极与第一栅电极之间、所述屏蔽电极与第一沟槽侧壁之间、以及所述第一栅电极与所述第一沟槽的侧壁之间均隔离有氧化层；所述第二沟槽中形成有第二栅电极，所述第二栅电极与所述第二沟槽的侧壁之间隔离有氧化层；相邻所述第一沟槽和所述第二沟槽之间的基底层上层形成源极结构。2.如权利要求1所述的屏蔽栅沟槽型半导体器件，其特征在于，所述屏蔽电极位于所述第一沟槽的中间，从所述第一沟槽的槽口处向所述第一沟槽的槽底延伸；所述屏蔽电极上部两侧的第一沟槽中，分别形成一所述第一栅电极。3.如权利要求1所述的屏蔽栅沟槽型半导体器件，其特征在于，所述基底层的上表面上覆盖有源极金属层，所述源极金属层与所述源极结构欧姆接触；所述基底层的下表面处覆盖有漏极金属层。4.如权利要求3所述的屏蔽栅沟槽型半导体器件，其特征在于，所述源极金属层与所述基底层的上表面之间隔有绝缘层，对应所述源极结构位置处的绝缘层中开设有接触孔，所述源极金属层通过所述接触孔与所述源极结构欧姆接触。5.如权利要求1所述的屏蔽栅沟槽型半导体器件，其特征在于，所述第一沟槽的宽度大于所述第二沟槽的宽度。6.如权利要求1所述的屏蔽栅沟槽型半导体器件，其特征在于，所述基底层包括衬底层和从所述衬底层上表面外延生长形成的外延层。7.一种屏蔽栅沟槽型半导体器件的制造方法，其特征在于，所述屏蔽栅沟槽型半导体器件的制造方法包括以下步骤：提供带有第一沟槽和第二沟槽的基底层，所述第二沟槽位于相邻两个第一沟槽之间；所述第一沟槽从所述基底层的上表面向下延伸第一深度，所述第二沟槽从所述基底层的上表面向下延伸第二深度；所述第二深度小于所述第一深度；在所述第一沟槽中制作形成屏蔽电极，所述屏蔽电极与第一沟槽侧壁之间隔离有氧化层；在所述第一沟槽中制作形成第一栅电极，在所述第二沟槽中制作形成第二栅电极，所述第一栅电极与所述屏蔽电极之间、所述第一栅电极与...

【专利技术属性】
技术研发人员：朱袁正，叶鹏，朱晨凯，杨卓，周锦程，刘晶晶，
申请(专利权)人：无锡新洁能股份有限公司，
类型：发明
国别省市：