显示装置和含显示装置的电子设备制造方法及图纸

在采用多线路驱动法的显示装置方面研究了数据线驱动电路及扫描线驱动电路等的结构，提高了显示装置的显示质量。例如，备有２帧的帧存储器（２５２），按每１帧切换这些存储器的输入输出。在只使用１帧的存储器的情况下，将对应于同时驱动的扫描线数的数据集中起来同时写入。因此能防止显示质量的下降。用ＲＯＭ（２６２）构成数据线驱动电路中的译码器。因此能简化数据线驱动电路的结构。在无助于图象显示的期间内使供给各数据线的电压固定。因此能防止交叉失真。在扫描线驱动电路（２２００）中，将选择扫描线所必要的数据和确定供给扫描线的电压所必要的数据分开处理。因此能简化扫描线驱动电路的结构。在周期性地改变扫描电压图形的情况下，扫描线驱动电路和数据线驱动电路互相传送有关扫描电压图形的信息。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及显示装置、显示装置的驱动方法及电子设备， 尤其涉及同时选择扫描线中的h条(h为2以上的整数)扫描线进行显示的采用所谓多线路驱动法的显示装置及其驱动方法。
技术介绍
简单矩阵式液晶显示装置与活动矩阵式液晶显示装置相比较，由于在底板上不需要使用价格贵的开关元件因而成本低廉，所以被广泛地应用于便携式个人计算机的监视器等。以降低这种简单矩阵式液晶显示装置的驱动电压、提高其显示品质为目的，已提出了所谓多线路驱动法。有关多线路驱动法的文献例如有①“A GENERALIZED ADDRESSING TECHNEQUE FORRMS RESPONDING MATRIX LCDS，1988 INTERNATIONALDISPLAY RESEARCH CONFERENCE P80～P85”②“日本国特许公开公报，平成5年第46127号公报”③“日本国特许公开公报，平成5年第100462号公报”④“日本国特许公开公报，平成6年第4049号公报”本专利技术者对采用多线路驱动法的液晶显示装置的数据线驱动电路、扫描线驱动电路及与它们有关的电路进行了各种研究， 结果弄清了现有电路的问题。本专利技术就是根据上述本专利技术者的研究结果开发的。专利技术的公开本专利技术的目的之一是提供一种失真小的能进行自然显示的采用多线路驱动法的显示装置。本专利技术的另一目的是简化采用多线路驱动法的显示装置的数据线驱动电路中的译码器的结构。本专利技术的另一目的是防止在无助于图象显示期间产生交叉失真现象，防止采用多线路驱动法的显示装置的显示品质下降。本专利技术的另一目的是简化采用多线路驱动法的显示装置的扫描线驱动电路的结构。本专利技术的另一目的是抑制1帧期间液晶面板的亮度变化，防止图象闪烁。在采用多线路驱动法的本专利技术的显示装置中，数据线驱动电路的构成要素之一的帧存储器最好至少由第1RAM和第2RAM构成，在某帧期间将第1RAM作为读出数据用，将第2RAM作为写入数据用，在下一帧将读出和写入反过来用，每变1帧将读出用存储器和写入用存储器互相交替使用。因此在决定供给数据线的电压时，属于不同帧期间的图象数据怎么也不会混在一起，能实现正确的显示。在只使用一个帧存储器的实施形态中，最好将与同时驱动的扫描线数对应数量的图象数据同时写入帧存储器。因此为了确定供给数据线的电压，在必要的多个图象数据的一部分中不会混入属于不同帧期间的图象数据，其结果是能防止在显示图象的局部形成不需要的条纹状图样，能防止图象品质下降。利用上述结构可进行失真小的自然显示，能实现采用多线路驱动法的显示装置。另外，在采用多线路驱动法的本专利技术的显示装置中，最好用ROM构成对确定供给数据线的电压进行处理用的译码器。这样就能简化译码器的结构，IC化后能大幅度减小芯片面积。另外，在采用多线路驱动法的本专利技术的显示装置中，最好设置在无助于图象显示期间使供给数据线的电压固定的电路。所谓“无助于图象显示期间”是指回扫期间或检测触摸式面板上的触摸位置期间。这样能防止在无助于图象显示期间产生交叉失真现象，能防止采用多线路驱动法的显示装置的显示品质下降。另外，在采用多线路驱动法的本专利技术的显示装置中，最好在扫描线驱动电路中将选择扫描线所必要的数据同确定供给扫描线的电压所必要的数据分开处理。这样能大幅度减少移位寄存器的级数。即，当同时驱动的扫描线数为“h”、扫描线的总数为“n”时，所需要的移位寄存器的级数为“ n/h”就可以了。因此能达到简化采用多线路驱动法的显示装置的扫描线驱动电路的结构的目的。另外，采用多线路驱动法的本专利技术的显示装置在1帧期间内周期性地改变扫描电压图形(也称为选择电压图形)时，扫描线驱动电路和数据线驱动电路可互相处理有关扫描电压图形的信息。因此，只要将有关扫描电压图形的信息输入扫描线驱动电路或数据线驱动电路两者之一即可，显示装置的控制容易。附图的简单说明附图说明图1是本专利技术的概要说明图。图2是本专利技术的显示装置的总体结构图。图3A是驱动数据线用的电路之一的配置例图，图3B是驱动数据线用的电路的另一配置例图。图4A是说明采用现有的对帧存储器的访问技术时的不适当的情况用的一个图，图4B是说明现有技术的不适当的情况用的另一图。图5A是说明现有的对帧存储器的访问技术用的图，图5B是说明本专利技术的第1实施例中的访问技术用的图。图6A是说明现有的对帧存储器的访问技术用的图，图6B是说明本专利技术的第2实施例中的访问技术用的图。图7是说明利用图6B所示的第2实施例的对帧存储器的访问技术消除不适当的情况的原因用的图。图8是表示实现对图6B所示的帧存储器的访问用的电路结构图。图9是表示图8中的输入缓冲电路2011的动作的时间图。图10同样是表示图8中的输入缓冲电路2011的动作的时间图。图11是表示图8中的输入缓冲电路2011的局部电路结构之一例图。图12是表示图11中的电路动作的时间图。图13是表示图8中的输入缓冲电路2011的局部电路结构的另一例图。图14是表示图13中的电路动作的时间图。图15同样是表示图13中的电路动作的时间图。图16是表示图8中的输入缓冲电路2011的局部电路结构的又一例图。图17是表示图16中的电路动作的时间图。图18是表示同时选择3条扫描线时显示装置的控制例的时间图。图19是本专利技术的第3实施例的电路图。图20是图19中的电路的更具体的结构图。图21是说明本专利技术的第3实施例的特征(用ROM构成译码器)用的电路图。图22是表示图21所示的ROM的结构例图。图23是表示图21中的预充电电路10的电路结构之一例的电路图。图24是表示图21所示的ROM的动作的时间图。图25是表示图21所示的ROM的预充电(PC)信号传输线的特征用的图。图26是现有的译码器的结构图。图27是表示同时驱动4条扫描线时选择时使用的电压值的图。图28A、图28B分别表示扫描图形之一例图。图29是本专利技术的第4实施例的数据线驱动电路的总体结构框图。图30A是电压阻断电路结构之一例图，图30B是电压阻断电路结构的另一例图。图31是回扫期间检测电路结构之一例图。图32是图31所示电路动作的时间图。图33是回扫期间检测电路结构的另一例的框图。图34是第4实施例的变形例的结构(数据线驱动电路的总体结构)图。图35是回扫期间检测电路结构的另一例图。图36是第4实施例的另一变形例的结构框图。图37是表示图36中的电压确定电路267的结构例的电路图。图38是表示由ROM构成电压确定电路267的例图。图39A是表示多路驱动时的数据线的驱动电位的图，图39B是表示多路驱动时的数据线的驱动电位的图。图40是表示向数据线驱动电路传送数据的时间的时间图。图41是本专利技术的第5实施例的总体结构图。图42是本专利技术的第5实施例的主要部分的结构例图。图43是说明图41及图42中的电路的动作用的时间图。图44是图41所示的电路的一部分电路图。图45是第5实施例的变形例的结构(扫描线驱动电路的结构例)图。图46是图45中的图形译码器602的结构之一例图。图47是图45中的图形译码器602的结构的另一例图。图48A是扫描图形之一例图，图48B是扫描图形的另一例图。图49是图45中的寄存器控制器601的结构之一例图。图50是表示图49中的电路的动作用的时间图。图51是表示在本专利技术之本文档来自技高网...

【技术保护点】
一种显示装置，它具有矩阵式面板、扫描线驱动电路及数据线驱动电路，上述矩阵式面板有多条扫描线、多条数据线、以及利用扫描信号和数据信号进行驱动的显示元件；上述扫描线驱动电路同时选择多条上述扫描线后施加有规定的选择电压图形的扫描电压；上述数据线驱动电路根据上述选择电压图形和表示上述矩阵式面板的显示元件的通／断的显示数据的比较结果，确定加在上述数据线上的电压，并将该确定了的电压加在上述数据线上，该显示装置的特征在于：设有多个存储上述显示数据的帧存储器，从这些多个帧存储器中的一个读出属于第１帧期间的显示数据，并将属于第２帧期间的显示数据写入上述多个帧存储器中的与前一个存储器不同的另一存储器中，上述两种动作是并行进行的。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：胡桃泽孝，伊藤昭彦，矶崎慎吾，伊藤悟，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]