本发明专利技术提出一种包括用于灰度等级显示的解码电路的显示装置，其中的解码电路（７０）包括分别对应于灰度等级电压（Ｖ１～Ｖ６４）的解码路径（ＤＰ（１）～ＤＰ（６４））。各解码路径具有分别对应于显示信号位（Ｄ０～Ｄ５）的串联连接的解码晶体管。在所选的解码路径中，串联连接的解码晶体管全部导通，而向解码电路的输出节点传送对应的灰度等级电压。各解码晶体管的栅极与分别传送对应的显示信号位及其反信号的第一和第二信号线（ＳＬ和ＺＳＬ）的一个信号线相连。不与栅极相连的另一个信号线进行配置，使得在与该解码晶体管的源极或栅极电连接的节点之间形成与栅极电容相同的寄生电容。由此，可以不增大电路面积，提高解码电路的抗噪声性。
【技术实现步骤摘要】
本专利技术涉及文字和图像等的显示装置，尤其涉及可进行基于数字信号的灰度等级显示的显示装置。
技术介绍
作为个人计算机、电视接收机、便携电话和便携信息终端设备等的显示面板，使用了包括液晶元件或场致发光(EL)元件来作为显示用像素的显示装置。这种显示装置与现有类型的显示装置相比较，在低消耗功率和小型轻质方面有很多优点。包括液晶元件或EL元件的像素根据所施加的电压(下面，将向像素施加的电压称为“显示电压”)的电平，其显示亮度变化。因此，这些像素中，可通过分等级设定显示电压，使其还可对应于中间亮度，而进行灰度等级显示。通常，采用响应于灰度等级显示用的多比特的数字信号的解码结果，分等级设定显示电压的结构。因此，在可进行灰度等级显示的显示装置中，需要解码数字信号，识别所指示的灰度等级亮度用的解码电路。通常，该解码电路中，由于为进行解码需要多个晶体管开关，所以有缩小其电路规模的问题。为解决这种问题，例如，在特开2001-34234号公报中，公开了被称为所谓的竞赛(tournament)方式的解码电路的结构。该方式中，公开了每当通过N比特(N大于或等于2的整数)的数字信号来显示2的N幂乘(下面，标记为“2^N”)等级的灰度等级亮度时，在分别生成2^N等级的灰度等级电压的节点和生成显示电压的节点之间串联连接N个N-MOS(Metal Oxide Semiconductor)晶体管的解码电路的结构和在灰度等级电压的传送路径中减少串联连接的N-MOS晶体管的数目的解码电路的结构。但是，上述公报的图8所示的解码电路的结构中，需要补偿可使解码电路面积小规模化结构的因N-MOS晶体管的门限值电压引起的电压降。因此，构成解码电路的N-MOS晶体管的栅极电压需要设定为至少相对应传送的灰度等级电压高门限值电压。结果，由于栅极电压的振幅变大，所以可经N-MOS晶体管的栅极和源极或漏极间的寄生容量传送的噪声振幅也变大，而产生了给施加到像素的显示电压造成的影响变大的问题。另外，上述公报的图9所示的解码电路中，通过减少灰度等级电压的传送路径中含有的N-MOS晶体管的数目，而抑制了灰度等级电压的电压降。但是，相反，由于解码电路整体所需的晶体管数目增加了，所以在电路的小型化和制造产量方面存在问题。
技术实现思路
本专利技术的目的是提供一种包括能够抑制电路面积的增大且抗噪声性高的解码电路的、可等级显示的显示装置。根据本专利技术的显示装置，执行对应于多比特的数字信号的灰度等级显示，包括多个电压节点，分别传送分等级的多个灰度等级电压；多个第一信号线，分别传送数字信号的多个比特；多个第二信号线，沿与多个第一信号线相同的方向设置，分别传送多比特的反信号；解码电路，根据数字信号选择多个灰度等级电压的一个，将所选的所述灰度等级电压作为显示电压输出到输出节点；像素，用于显示对应于由解码电路选择的显示电压的亮度；解码电路包括分别形成的多个解码路径，使其在多个电压节点和输出节点之间与第一和第二信号线相交；多个解码路径分别包括分别对应于数字信号的多比特的多个场效应型晶体管；多个场效应型晶体管沿与第一和第二信号线相交的方向配置，串联连接在输出节点与对应的电压节点之间；多个场晶体管的各个栅极与传送对应的比特与其反信号的第一和第二信号线中的一个信号线相连；多个场效应晶体管分别构成为在不与第一和第二信号线中的栅极连接的另一个信号线和与源极或漏极电连接的节点之间形成电容。多个解码路径中根据数字信号所选的一个中，多个场效应型晶体管全部导通，其余的解码路径中，多个场效应型晶体管的至少一个截止。本专利技术的主要优点是传送灰度等级电压用的解码路径对于显示信号的各比特，从第一和第二信号线分别重叠彼此互补的反相噪声。因此，可以不增加解码晶体管的个数地提高解码电路的抗噪声性，从而高精度地设定灰度等级电压。结果，可以提高显示装置的显示质量。本专利技术的上述和其他的目的、特征、方面和优点可以从与附图相关联地理解的与本专利技术有关的下面的详细说明中看出。附图说明图1是表示作为根据本专利技术的实施形态的显示装置的代表例表示的液晶显示装置的整体结构的框图；图2是表示包含EL元件的像素构成例的电路图；图3是表示根据本专利技术的实施形态的解码电路的构成例的电路图；图4是表示详细说明图3所示的解码电路的结构的平面图；图5是图4的V-V截面图；图6是说明图1所示的像素部分的结构的图；图7是说明图3～图5所示的解码电路的制造工艺的流程图；图8是表示根据本专利技术的实施形态的解码电路的其他构成例的电路图。具体实施例方式下面，参照附图详细说明本专利技术的实施形态。图中的同一符号表示相同或相当部分。图1是表示作为根据本专利技术的实施形态的显示装置的代表例所示的液晶显示装置10的整体结构的框图。参照图1，本实施形态的液晶显示装置10包括液晶阵列部20、栅极驱动器30和源极驱动器40。液晶阵列部20包括按行列状配置的多个像素25。分别对应于像素的行(下面，还称为“像素行”)，配置栅极线GL，分别对应于像素的列(下面，还称为“像素列”)，设置数据线DL。图1中，代表性地以表示第一行的第一列和第二列的像素及与此对应的栅极线G11和数据线DL1、DL2为代表来表示。各像素25具有在对应的数据线DL和像素节点Np之间设置的像素开关元件26、并联连接在像素节点Np和公共电极节点Nc之间的保持电容27和液晶显示元件28。根据像素节点Np和公共电极节点Nc之间的电压差，液晶显示元件28中的液晶的定向性变化，响应于此，液晶显示元件28的显示亮度变化。由此，根据经数据线DL和像素开关元件26传送到像素节点Np的显示电压，可以控制各像素的亮度。像素开关元件26例如由n型场效应晶体管构成。即，通过将对应于最大亮度的电压差与对应于最小亮度的电压差间的中间电压差施加到像素节点Np和公共电极节点Nc之间，而可得到中间亮度。即，通过分等级地设定显示电压，而可得到有灰度等级的亮度。栅极驱动器30根据预定的扫描周期，依次激活栅极线GL。像素开关元件26的栅极与对应的栅极线GL连接。因此，在对应的栅极线GL的激活状态(H电平)期间中，像素节点Np与对应的数据线DL连接。通常，像素开关元件26由与液晶显示元件28相同的绝缘体基板(玻璃基板·树脂基板等)上形成的TFT(Thin-Film Transistor)元件构成。通过保持电容27保持向像素节点Np传送的显示电压。或者，包含图2所示的EL元件的像素可适用于图1中的像素25。参照图2，像素25#包括像素开关元件26、保持电容27#、EL显示元件28#和电流驱动晶体管29。像素开关元件26与像素25中的开关元件相同，在对应的数据线DL(图2的例子中为数据线DL1、下面相同)和像素节点Np之间设置，其栅极与对应的栅极线GL(图2的例子中为数据线GL1，下面相同)连接。保持电容27#连接在像素节点Np和电压Vdd之间。EL显示元件28#和电流驱动晶体管29串联连接在电压Vdd和电压Vss之间。电流驱动晶体管29例如由p型场效应型晶体管构成。通常，像素开关元件26和电流驱动晶体管29在与EL显示元件28#相同的绝缘体基板上形成。像素开关元件26在对应的栅极线GL的激活状态(H电平)期间中，将像素节点Np与数据线DL连接。由此，将数据线DL上的显示本文档来自技高网...
【技术保护点】
一种显示装置，执行对应于多比特的数字信号的灰度等级显示，其特征在于，包括：多个电压节点，用于分别传送分等级的多个灰度等级电压；多个第一信号线，用于分别传送所述数字信号的所述多个比特；多个第二信号线，沿与所述多个第一信 号线相同的方向设置，用于分别传送所述多比特的反信号；解码电路，用于根据所述数字信号选择所述多个灰度等级电压中的一个，将所选的所述灰度等级电压作为显示电压输出到输出节点；像素，用于显示对应于由所述解码电路选择的所述显示电压的亮 度；其中所述解码电路包括在所述多个电压节点和所述输出节点之间分别形成的多个解码路径，使其与所述第一和第二信号线相交；所述多个解码路径分别包括分别对应于所述数字信号的所述多个比特的多个场效应晶体管；所述多个场效应晶体管 串联连接在所述输出节点与对应的所述电压节点之间；所述多个场效应晶体管的各个栅极与传送相对应的比特及其反信号的所述第一和第二信号线中的一个信号线相连；所述多个场效应晶体管被分别构成为在所述第一和第二信号线中的、不与所述栅极相连 接的另一信号线和与源极或漏极电连接的节点之间形成电容；在根据所述数字信号从所述多个解码路径中所选的一个解码路径中，所述多个场效应型晶体管全部导通，而在其余的解码路径中，所述多个场效应型晶体管中的至少一个截止。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：飞田洋一，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。