显示装置包含由分别驱动相同的多条数据信号线的多个源极驱动器ＩＣ构成，而且上述多个源极驱动器ＩＣ至少分割为２组控制同一路径的图像信号取得的，第１个别驱动电路组及第２个别驱动电路组的源极驱动器；以及输出驱动第１个别驱动电路组用的第１开始脉冲及第１锁存脉冲，另一方面输出驱动上述第２个别驱动电路组用的第２开始脉冲及第２锁存脉冲的控制电路。通过这样，在源极驱动器中存在空信号线时，能够提供不使电路复杂化，而且能够不延长１个水平期间地进行显示的显示装置。
【技术实现步骤摘要】
本专利技术涉及例如电视机的监视器使用的液晶显示装置等，详细来说，是涉及在数据信号线驱动电路中存在空信号线时改善显示功能的方法。另外，本专利技术的可用于有源矩阵型液晶显示装置，特别是最好用于854×480像素的所谓宽VGA的电视机用监视器。另外，作为显示装置不限于液晶显示装置，也可以用于电泳型显示器、旋转球型显示器、采用微细棱镜薄膜的反射型显示器及采用数字反射镜器件等光调制元件的显示器，除此以外，作为发光元件，也可以用于采用有机EL发光元件、无机EL发光元件及LED(Light Emitting Diode，发光二极管)等发光亮度可变的元件的显示器，场致发射显示器(FED)及等离子体显示器。
技术介绍
有源矩阵型液晶显示装置如图11所示，具有显示区101、多条扫描信号线G...、对该扫描信号线G...输出扫描信号的扫描信号线驱动电路(以下称为“栅极驱动器”)102、与该多条扫描信号线G...近似垂直交叉设置的多条数据信号线SL...、以及对该数据信号线SL...输出与显示信号相对应的数据信号的数据信号线驱动电路(以下称为“源极驱动器”)103。在上述有源矩矩阵型液晶显示装置中，上述扫描信号线G...有n条，数据信号线D...有m条。而且，上述栅极驱动器102具有驱动n条扫描信号线G...用的多个栅极驱动器IC(GD)，另外，源极驱动器103具有驱动m条数据信号线SL...用的多个源极驱动器IC(SD)。另外，如图12所示，扫描信号线G...与显示区101上每个像素中存在的TFT(Thin Film Transistor，薄膜晶体管)104的栅极连接，数据信号线SL同样与该TFT104的源极连接。在扫描信号线G处于激活状态时，与其相连的TFT104从数据信号线SL将数据信号取入至液晶电容CL。在扫描信号线G为非激活时，与TFT104连接的液晶电容CL保持加上的电荷。在液晶显示装置中，近年来由于画面的宽度与高度之比采用16∶9，因此有一种采用例如854×480像素的所谓宽VGA的显示装置。若以该宽VGA为例，上述m条数据信号线SL...是854像素×红(R)·绿(G)·蓝(B)，因此是m＝854×3＝2562条。这里如果考虑对该2562条数据信号线D...，使用每1个能够驱动384条数据信号线SL的源极驱动器IC(SD)，则源极驱动器IC(SD)的需要个数为2562条/384条＝6.7即要采用7个。因而，通过使用7个每1个能够驱动384条数据信号线D的源极驱动器IC(SD)，则合计为7个×384条＝2688条数据信号线SL。其结果是，多出2688条-2562条＝126条数据信号线SL。另外，1个源极驱动器IC(SD)由于VGA(640×480像素)用的标准品是主流产品，因此要使用没有多余的数据信号线SL的非标准品的源极驱动器IC(SD)是不现实的。对于上述的126条数据信号线SL，如图13所示，对于最左端的源极驱动器IC(SD1)的左侧及最右端的源极驱动器IC(SD7)的右侧分别分配126/2＝63条，作为空信号线(D:DAMMY)。另外，之所以左右均匀分配，是因为在电视中有从左侧开始扫描与从右侧开始扫描这两种情况，要使它们的条件相同。另外，左右各63条空信号分别分配给R(红)、G(绿)、B(蓝)，由于以1个时钟脉冲(clock)同时输出RGB3条，因此空信号的时钟脉冲数为63条/RGB3条＝21条。考虑采用该源该驱动器TC(SD1～7)进行显示。另外，在显示区101显示的前提是，一旦利用开始脉冲(SP)存储了1个水平期间的数据后，就利用锁存脉冲(LP)通过各数据信号线SL...向显示区101输出一次。在显示时，如该图13所示，首先利用1个时钟脉冲的开始脉冲(SP)，经过源极驱动器IC(SD1)的空信号份额的时钟脉冲数D后，开始存储源极驱动器IC(SD1)的显示用的数据。然后，依次保持源极驱动器IC(SD2～7)的显示用数据，在源极驱动器IC(SD7)的最后数据的保持结束后，利用锁存脉冲(LP)将该保持的1个水平期间的数据汇总，一次通过各数据信号线SL...向显示区101输出。在上述的显示方法中，从1个水平期间的数据的数据存储开始到下1个水平期间的数据的数据存储之前，于少需要α个时钟脉冲的空白期间。该α个时钟脉冲的内容是 ·从显示数据结束位置到锁存脉冲(LP)开始位置的时钟脉冲数C1；·从锁存脉冲(LP)开始位置到下一行的开始脉冲(SP)的开始位置的时钟脉冲数C2；·从开始脉冲(SP)开始位置到空信号开始位置的时钟脉冲数C3；·空信号的时钟脉冲数C4。即，在上述例子中，若设C2＝2个时钟脉冲，C1＝1个时钟脉冲，则C4＝D＝21个时钟脉冲，因此α个时钟脉冲＝C1+C2+C3+C4＝C1+2+1+D＝C1+24因而，即使假定C1＝0，也至少需要α个时钟脉冲＝24个时钟脉冲。其结果是，由于空(D)信号线增加，实际上的1个水平期间延长。即，1个水平期间的时钟脉冲数增加。为了避免该1个水平期间延长的现象，如例如专利文献1所示，虽可以考虑提高时钟脉冲频率，但即使提高了时钟脉冲频率，也由于1个水平期间的时钟脉冲不减少，因此即使那样改变时钟脉冲频率，也没有效果，难以采用。因此，为了解决该问题，在例如日本国公开专利公报“特开平5-35221号公报(公开日1993年2月12日)”中，如图14所示，将显示区201一分为二，分割为显示区201a及显示区201b，源极驱动器IC(SD1～8)也与之相对应，大致一分之二，分割为源极驱动器IC(SD1～4)及源极驱动器IC(SD5～8)，利用由2个系统的图像信号供给线202a及202b形成的2组总线BUSA及总线BUSB进行驱动。在该驱动方法中，如图15(a)所示，利用开始脉冲(SPA)在源极驱动器IC(SD1～4)中开始保持源极驱动器IC(SD1～4)的显示用数据。然后，在源极驱动器IC(SD4)的最后数据的保持结束时，利用锁存脉冲(LPA)，将该保持的源极驱动器IC(SD1～4)的数据汇总，同时通过总线BUSA的各数据信号线SL...向显示区201a输出。另一方面，如图15(b)所示，与上述动作平行，同时利用开始脉冲(SPB)，在源极驱动器IC(SD5～8)中开始保持源极驱动器IC(SD5～8)的显示用数据。然后，在源极驱动器IC(SD8)的最后数据的保持结束时，利用锁存脉冲(LDB)，将该保持的源极驱动器IC(SD5～8)的数据汇总，同时通过总线BUSB的各数据信号线SL...向显示区201b输出。利用该驱动方法，能够用1个水平期间的1/2时钟脉冲数进行显示，因此即使在源极驱动器IC(SD1)的左侧及源极驱动器IC(SD8)的右侧有空信号，但与1个水平期间的时钟脉冲数相比，不需要太多。但是，在上述特开平一5-35221号公报的液晶显示装置中，由于用2组总线BUSA及总线BUSB进行驱动，因此存在的问题是，需要利用这2组总线BUSA及总线BUSB进行驱动用的电路，存在电路变得复杂的问题。
技术实现思路
本专利技术的目的在于，在数据信号线驱动电路中存在空信号线时，提供不使电路复杂，而且能够不延长1个水平期间来进行显示的。本专利技术的显示装置，为了达到上述目的，包含多条扫描信号线；与所述本文档来自技高网...
【技术保护点】
一种显示装置，具备多条扫描信号线；与所述各扫描信号线交叉配置的多条数据信号线；矩阵状配置与所述扫描信号线和数据信号线的交点相对应地通过开关部连接的像素的显示部；驱动各所述各扫描信号线的扫描信号线驱动电 路；以及向所述各数据信号线输出数据信号的数据信号线驱动电路，所述数据信号线驱动电路利用开始脉冲取得图像信号，利用锁存脉冲将该取得的图像信号向数据信号线输出，其特征在于，所述数据信号线驱动电路由分别驱动相同的多 条数据信号线的多个个别驱动电路构构，而且所述多个个别驱动电路至少分割为控制同一路径的图像信号取得的第１个别驱动电路组及第２个别驱动电路组的两组，同时设置输出驱动所述第１个别驱动电路组用的第１开始脉冲及第１锁存脉冲，另一方面输出驱动所 述第２个别驱动电路组用的第２开始脉冲及第２锁存脉冲的驱动控制手段。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：佐佐木崇，白石泰，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。