显示元件驱动装置及图像显示装置制造方法及图纸

为了即使在显示元件驱动装置的运行速度很快时也能够正确保持低振幅输入信号，包括一对ＣＬＫＰ１和ＣＬＫＮ１的差分信号以在各自的输出电压信号间提供相反相位的方式被输入到第一比较器和第二比较器中。该第一比较器的输出被第一分频触发器分频，同时该第二比较器的输出被第二分频触发器分频。第一数据保持触发器与第一分频触发器所输出的信号同步对输入数据信号进行保持，同时第二数据保持触发器与第二分频触发器所输出的信号同步，对输入信号进行保持。

【技术实现步骤摘要】

本专利技术涉及一种用于驱动位于图像显示装置的显示板上的显示元件的显示元件驱动装置。更准确地说，本专利技术涉及一种促使显示元件驱动装置以高速运行的半导体电路技术。
技术介绍
包含显示板的图像显示装置，比如液晶显示板等，提供有显示元件驱动装置，以便驱动显示板上的显示元件。作为此种显示元件驱动装置，例如，图1所示的显示元件驱动装置500是公知的(例如，日本未审查专利公开No.H11-249626(图2))。在显示元件驱动装置中，时钟信号上升沿时刻作为参考，此外，时钟信号下降沿时刻也经常作为参考。因此，在显示元件驱动装置500中，产生具有相反相位(下面描述的信号N1和N2)的时钟信号。特别是，该显示元件驱动装置500包括比较器501、反相器502、第一分频触发器503、第二分频触发器504、延迟电路505、第一数据保持触发器506和第二数据保持触发器507。比较器501分别通过正相输入端和负相输入端，接收为低振幅差分信号的时钟信号CLKP1和CLKN1，并且输出与CLKP1和CLKN1间的电势差相对应的电压信号(N1)。此处所使用的术语“低振幅”意味着与显示元件驱动装置中的电源电势和地电势之间的电势差相比，信号的振幅较小。反相器502将比较器501的输出反相，并将反相后的输出输出到第二分频触发器504。第一分频触发器503对比较器501的输出信号N1进行分频。特别是，如图1所示，第一分频触发器503的反相输出NQ输入到该第一分频触发器503的输入D。结果，在比较器501的输出信号N1的上升沿时刻，通过对输出信号N1进行分频而获得的信号从第一分频触发器503的输出Q输出。第一分频触发器503的输出Q输入到第一数据保持触发器506的时钟CP中，并且作为显示元件驱动装置500中的定时信号被使用。第二分频触发器504对反相器502的输出信号N2进行分频。特别是，如图1所示，第二分频触发器504的反相输出NQ输入到该第二分频触发器504的输入D中。结果，在比较器501的输出信号N1的下降沿时刻，通过对输出信号N1进行分频而获得的输出信号从第二分频触发器504的输出Q输出。第二分频触发器504的输出Q既作为显示元件驱动装置500的定时信号被使用，又作为第一分频触发器503的输出Q被使用。从而在该显示元件驱动装置500中，除了输出信号N1的上升沿时刻之外，该输出信号N1的下降沿时刻也作为运行参考使用。延迟电路505将通过对输入数据信号DATA1进行延迟而获得的输入数据信号D1输出到第一数据保持触发器506和第二数据保持触发器507。延迟电路505用于在时钟信号(输出Q)与输入数据信号DATA1之间调整时序，该时钟信号由第一分频触发器503或者第二分频触发器504所输出。在第一分频触发器503的输出Q的上升沿处，第一数据保持触发器506对由延迟电路505输出的输入数据信号D1进行保持。在第二分频触发器504的输出Q的上升沿处，第二数据保持触发器507对由延迟电路505输出的输入数据信号D1进行保持。换言之，第一数据保持触发器506和第二数据保持触发器507具有不同的保持输入数据信号D1的时刻。然而，在常用的显示元件驱动装置500中，取决于诸如频率、电源电压、进程和温度等条件，比较器501的输出信号N1的占空比可以明显恶化。如果比较器501的输出信号N1的占空比明显恶化，则第一分频触发器503的输出Q和第二分频触发器504的输出Q之间的同相关系就会恶化，以致出现第一数据保持触发器506和第二数据保持触发器507无法接收延迟电路505的输出D1的情况。尤其是，例如，当该显示元件驱动装置以高速运行时，容易发生错误运行的状况。下面，将参照图2中的时序图，描述在该显示元件驱动装置的运行期间，每个信号的变化。在该示例中，如图2所示，比较器501的输出信号N1的上升沿时刻被从时钟信号CLKP1的上升沿时刻延迟了延迟时间T1。输出信号N1的上升沿时刻还被从时钟信号CLKP1的下降沿时刻延迟了延迟时间T2。这样，第一分频触发器503的输出信号中上升沿的总共延迟时间TS1被表示为总共延迟时间TS1＝(延迟时间T1+延迟时间T3)其中延迟时间T3为第一分频触发器503自身的延迟。同样，第二分频触发器504的输出信号中上升沿的总共延迟时间TS2被表示为总共延迟时间TS2＝(延迟时间T2+延迟时间T4+延迟时间T5)其中延迟时间T4为从信号输入给反相器502到该信号从反相器输出之间的延迟，并且延迟时间T5为第二分频触发器504本身的延迟。这样，取决于诸如频率、电源电压、进程以及温度等条件，如果比较器501的特性发生改变，则延迟时间T1不等于延迟时间T2。结果，比较器501的输出信号N1的占空比(高电平时间与低电平时间的比值)发生偏离。同样，取决于诸如频率、电源电压、进程和温度等条件，反相器502的特性发生改变，以致从反相器502的输入到输出而产生的延迟时间T4发生变化。因此，在总共延迟时间TS1和总共延迟时间TS2之间，可能出现明显不同。这里，输入数据信号DATA1中高电平的建立时间和保持时间分别被表示为S1和H1。输入数据信号D1中上升沿的延迟时间被表示为T6。输入数据信号D1中下降沿的延迟时间被表示为T7。这样，总共延迟时间TS1实质上等于或者大于延迟时间T6。因此，第一数据保持触发器506能够保持高电平数据(输入数据信号D1)。另一方面，总共延迟时间TS2可以大于由延迟时间T7和保持时间H1之和构成延迟时间。因此在该情况下，第二数据保持触发器507不能保持高电平数据(输入数据信号D1)。如上所述，在常用的显示元件驱动装置500中，当既将时钟信号的上升沿时刻作为参考、又将其下降沿时刻作为参考以便接收内部电路中数据时，可能不会正确接收数据。随着该显示元件驱动装置500的运行速度的提高，该问题将变得愈加明显。
技术实现思路
提供本专利技术，以解决上面描述的问题。本专利技术的一个目的在于提供一种显示元件驱动装置，即使当该显示元件驱动装置的运行速度快时，也能够正确保持输入数据信号。为解决上述问题，本专利技术提供了一种用于驱动形成于显示板上显示元件的显示元件驱动装置，包括具有正相输入端和负相输入端的第一比较器，其中差分信号包括一对第一时钟信号和第二时钟信号，该第一时钟信号输入到该正相输入端，该第二时钟信号输入到该负相输入端，并且与该第一时钟信号和第二时钟信号间的电势差相对应的电压信号作为第一参考时钟信号被输出；具有正相输入端和负相输入端的第二比较器，其中该第二时钟信号输入到该正相输入端，该第一时钟信号输入到该负相输入端，并且与该第二时钟信号和第一时钟信号间的电势差相对应的电压信号作为第二参考时钟信号被输出；第一保持电路，与该第一参考时钟信号同步保持数据信号输入；以及第二保持电路，与该第二参考时钟信号同步保持数据信号输入。根据本专利技术的一个实施例，该显示元件驱动装置进一步包括延迟输入数据信号的延迟电路，其中该第一保持电路接收被该延迟电路所延迟的数据信号，以及该第二保持电路接收被该延迟电路所延迟的数据信号。所以，即使第一比较器输出的第一参考时钟信号的占空比(高电平时间与低电平时间的比值)和第二比较器输出的第二参考时钟信号的占空比发生偏离，两个比较器之间的变化程度实质上是本文档来自技高网...

【技术保护点】
一种用于驱动形成于显示板上的显示元件的显示元件驱动装置，包括：具有正相输入端和负相输入端的第一比较器，其中差分信号包括一对第一时钟信号和第二时钟信号，该第一时钟信号输入到该正相输入端，该第二时钟信号输入到该负相输入端，并且与该第一时 钟信号和第二时钟信号间的电势差相对应的电压信号作为第一参考时钟信号被输出；具有正相输入端和负相输入端的第二比较器，其中该第二时钟信号输入到该正相输入端，该第一时钟信号输入到该负相输入端，并且与该第二时钟信号和第一时钟信号间的电势差相 对应的电压信号作为第二参考时钟信号被输出；第一保持电路，与该第一参考时钟信号同步保持数据信号输入；以及第二保持电路，与该第二参考时钟信号同步保持数据信号输入。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：松本和也，土居康之，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]