选通驱动器制造技术

选通驱动器。在包括依次输出经移相的信号的多个级在内的选通驱动器中，所述多个级中的每一级包括：第一控制器，用于响应于第一扫描信号和第二扫描信号来控制第一节点；第二控制器，用于响应于第一扫描信号和第一节点处的电压来控制第二和第三节点；以及输出单元，用于响应于第一、第二和第三节点处的电压选择性地输出多个时钟信号之一和第一电源电压，其中对彼此不同的第二和第三电源电压进行切换以供应给第二和第三节点。

【技术实现步骤摘要】

本专利技术涉及显示设备，更具体地，涉及用于显示设备的选通驱动器。
技术介绍
已经对诸如液晶显示器(LCD)或有机电致发光(EL)显示设备的可以通过驱动以有源矩阵形式排列的多个像素来显示图像的显示设备积极地进行了研究。具体地，在LCD设备中，通过将与图像信息相关的数据信号提供给以有源矩阵形式排列的多个像素并且对液晶层的透光率进行控制来显示图像。LCD包括具有以矩阵排列的多个像素的液晶板，以及用于驱动该液晶板的驱动电路。在该液晶板中，选通线与数据线相互交叉。选通线与数据线的交叉限定了多个像素区。在各像素区中提供开关薄膜晶体管(TFT)以及与TFT电连接的像素电极。TFT具有与多条选通线中的一条连接的栅极、与多条数据线中的一条连接的源极以及与该像素电极连接的漏极。驱动电路包括用于对选通线提供扫描信号(如选通信号)的选通驱动器；用于对数据线提供视频信号的数据驱动器。选通驱动器将扫描信号依次提供给这些选通线，以选择要在水平周期中驱动的一行像素。数据驱动器将视频信号提供给所选择的数据线。通过根据像素电极与公共电极之间的电场调整液晶层的透光率，将图像显示在LCD板上。所施加的电场取决于施加给各像素的视频信号。由此，显示出与提供给各像素的视频信号对应的图像。利用内置选通驱动器和/或数据驱动器来开发LCD，以降低生产成本。例如，在形成TFT时，与TFT的制造过程同时地形成选通驱动器。此外，可以与LCD制造过程同时地制造数据驱动器。图1示出了根据现有技术的LCD的选通驱动器的框图。参照图1，选通驱动器包括用于分别提供扫描信号Vg1到Vn的多个级ST1到STn。此外，数据驱动器可以包括多个级。将级ST1到STn以级联方式电连接到输入线路，该输入线路将起始脉冲SP提供到第一级ST1。由此，对第一级提供起始脉冲SP。还将多个级ST1到STn中的每一个电连接到四个四相时钟信号C1到C4中的三个。此外，将多个级ST1到STn的输出端子电连接到选通线GL1到GLn，以将扫描信号Vg1到Vgn分别提供给选通线GL1到GLn。此外，将来自多个级ST1到STN中的每一级的扫描信号(Vg1到Vgn之一)提供给下一级。例如，将来自级ST1的扫描信号Vg1提供给级ST2；将来自级ST2的扫描信号Vg2提供给级ST3；等等。图2是图1所示的多个级的电路图。参照图2，第一级ST1电连接到第一、第三和第四时钟信号C1、C3和C4。第一级ST1包括用于响应于起始脉冲SP和第四时钟信号C4对同相(non-inverting)节点Q进行控制的第一控制器11；用于响应于第三时钟信号C3和起始脉冲SP对反相节点QB进行控制的第二控制器13；以及用于响应于同相节点Q和反相节点QB而选择性地输出第一时钟信号C1和第一电源电压VSS之一的输出单元15。第一控制器11包括作为二极管连接在起始脉冲SP与第二晶体管T2之间的第一晶体管T1。第二晶体管T2提供从作为二极管连接的晶体管T1到同相节点Q的电通路。第三晶体管T3提供从同相节点Q到电压源VSS的电通路。第二晶体管T2由施加给T2的栅极的第四时钟信号C4所控制。从而第二晶体管T2对与输出晶体管T6的栅极电连接的节点Q处的电压进行控制。由此，第二晶体管T2对输出单元15中的输出晶体管T6进行控制。从而，第一控制器11经由同相节点Q对输出单元15的输出晶体管T6进行控制。输出晶体管T6接收第一时钟信号C1，作为输入。因此，将第一时钟信号C1作为第一扫描信号Vg1提供给选通线GL1。第二控制器13包括以第二电源电压VDD作为输入的第四晶体管T4。第四晶体管由施加给第四晶体管的栅极的第三时钟信号C3所控制。第四晶体管T4的输出电连接到反相节点QB。第二控制器13还包括第五晶体管T5，第五晶体管T5的栅极电连接到起始脉冲SP。第五晶体管T5在反相节点QB与电源VVS之间提供电通路。由此，第二控制器13响应于起始脉冲SP和第三时钟信号C3，通过第四晶体管T4和第五晶体管T5对反相节点QB处的电压进行控制。第二控制器13通过反相节点QB对输出单元15的第七晶体管T7进行控制，以使得将第一电源电压VSS作为第一扫描信号Vg1提供给选通线GL1。输出单元15包括第六晶体管T6，用于响应于同相节点Q处的电压对要提供给选通线GL1的第一时钟信号C1进行切换；以及第七晶体管T7，用于响应于反相节点QB处的电压，选择性地将第一电源电压VSS提供给选通线GL1。此外，第一控制器11还包括连接在同相节点Q、反相节点QB与第一电源电压VSS的输入线之间的第三晶体管T3。第三晶体管T3以双模方式与第七晶体管T7一起运行，并且对反相节点QB进行控制。图3是图1所例示的多个级的电压波形。如图3所例示的，通过将时钟信号的相位依次延迟一个时钟周期，来产生四相时钟信号C1到C4。使用四相时钟信号C1到C4中的三个时钟信号，多个级ST1到ST4中的每一级使起始脉冲SP移相一个时钟周期，并且将经移相的起始脉冲输出为与各级中的每一级对应的扫描信号。例如，多个级ST1到STn被提供了具有依次延迟的相位的三个时钟信号C1、C3和C4。使用所输入的时钟信号，多个级ST1到STn依次对起始脉冲SP进行移相，以产生扫描信号Vg1到Vgn。如图1所例示的，多个级ST1到STn以级联方式连接，以对起始脉冲的输入线路进行移相，由此对于选通线GL产生扫描信号。具体地，第一级ST1被提供有起始脉冲SP，并且第二到第n级ST2到STn被分别提供有它们先前级ST1到STn-1的扫描信号。第一级ST1接收第一、第三和第四时钟信号C1、C3和C4，将它们的相位依次延迟一个时钟周期。第四时钟信号C4的相位与起始脉冲SP同步。起始脉冲SP和第一到第四时钟脉冲C1到C4具有在-5V到20V之间的范围内摆动的电压。也就是说，第一到第四时钟信号C1到C4具有脉冲形式的-5V的低电压部分以及20V的高电压部分。下面，将-5V的低电压部分称为逻辑低电压，而将20V的高电压部分称为逻辑高电压。此外，第一电源电压VSS具有负电压(-5V)，而第二电源电压VDD具有正电压(20V)。下面将参照这些波形对第一级ST1的操作进行说明。在T1时段期间，当将起始脉冲SP和第四时钟信号C4同时设置为高逻辑电平时，第一和第二晶体管T1和T2导通，从而将同相节点Q充电至大约20V。由此，具有与同相节点Q连接的栅极的第六晶体管T6逐渐导通。此外，通过高逻辑电平的起始脉冲SP使第五晶体管T5导通，以使得将经由第一电源电压VSS的输入线路提供的-5V被充至同相节点QB。因此，使栅极连接到反相节点QB的第三晶体管T3和第七晶体管T7截止。结果，经由导通的第六晶体管T6将第一时钟信号C1的低电压(-5V)供应给第一级ST1的第一选通线GL1，以使得选通线GL1被充电至逻辑低电压(-5V)。在T2时段期间，起始脉冲SP和第四时钟信号C4被设置为低逻辑电平，并且第一时钟信号C1被设置为高逻辑电平。在这种情况下，由于形成在第六晶体管的栅极与源极之间的内部电容Cgs的影响发生自举现象(bootstrapping phenomenon)。由此，将大约40V的电压充至同相节点Q，从而同相节点Q被完美地设为高逻辑电平。因为第一晶体管本文档来自技高网...

【技术保护点】
一种选通驱动器，包括依次输出经移相的信号的多个级，所述多个级中的每一级包括：第一控制器，用于响应于第一扫描信号和第二扫描信号对第一节点进行控制；第二控制器，用于响应于第一扫描信号和第一节点处的电压对第二节点和第三节点进行控制 ；以及输出单元，用于响应于第一、第二和第三节点处的电压，选择性地输出多个时钟信号以及第一电源电压中的一个，其中对彼此不同的第二和第三电源电压进行切换，以供应给第二和第三节点。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：张容豪，赵南旭，尹洙荣，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：KR[]