半导体器件及其形成方法技术

根据本发明专利技术实施例的一种半导体器件包括第一器件区域中的全环绕栅极(GAA)晶体管和第二器件区域中的鳍型场效应晶体管(FinFET)。GAA晶体管包括多个垂直堆叠的沟道构件和多个垂直堆叠的沟道构件上方和周围的第一栅极结构。FinFET包括鳍形沟道构件和鳍形沟道构件上方的第二栅极结构。鳍形沟道构件包括由牺牲层交错的半导体层。本申请的实施例还提供一种形成半导体器件的方法。成半导体器件的方法。成半导体器件的方法。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本申请的实施例涉及半导体器件及其形成方法。

技术介绍

[0002]半导体集成电路(IC)行业经历了指数式增长。IC材料和设计方面的技术进步已经产生了几代IC，其中每一代都比前一代具有更小、更复杂的电路。在IC发展的过程中，功能密度(即，每个芯片区域的互连器件的数量)通常已经增加，而几何尺寸(即，可以使用制造工艺制造的最小部件(或线))已经减小。这种按比例缩小工艺一般通过提高生产效率和降低相关成本带来效益。这种按比例缩小也增加了加工和制造IC的复杂度。
[0003]例如，随着集成电路(IC)技术向更小的技术节点发展，已经引入了多栅极器件，以通过增加栅极
‑
沟道耦合、减小截止状态电流和减小短沟道效应(SCE)改进栅极控制。多栅极器件通常是指使栅极结构或其一部分布置在沟道区域的多个侧上方的器件。鳍型场效应晶体管(FinFET)和全环绕栅极(GAA)晶体管(两者也称为非平面晶体管)是多栅极器件的示例，这些器件已成为高性能和低泄漏应用的热门候选器件。FinFET具有在不止一侧上被栅极包裹的升高本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一器件区域中的第一晶体管，所述第一晶体管包括：多个垂直堆叠的沟道构件，以及第一栅极结构，位于所述多个垂直堆叠的沟道构件上方和周围；以及第二晶体管，位于第二器件区域中，所述第二晶体管包括：鳍形沟道构件，以及第二栅极结构，位于所述鳍形沟道构件上方，其中，所述鳍形沟道构件包括由牺牲层交错的半导体层，其中，所述半导体层包括第一半导体材料，并且所述牺牲层包括第二半导体材料或介电材料，其中，所述第一半导体材料与所述第二半导体材料不同，其中，所述多个垂直堆叠的沟道构件包括所述第一半导体材料。2.根据权利要求1所述的半导体器件，其中，所述第一半导体材料包括硅(Si)、锗(Ge)、硅锗(SiGe)、锗锡(GeSn)、硅锗锡(SiGeSn)、砷化镓(GaAs)、砷化铝镓(AlGaAs)或砷化铟(InAs)，其中，所述第二半导体材料包括硅(Si)、锗(Ge)、硅锗(SiGe)、锗锡(GeSn)、硅锗锡(SiGeSn)，其中，所述介电材料包括氧化硅、氮化硅或氮氧化硅。3.根据权利要求1所述的半导体器件，其中，所述第一晶体管包括布置在所述多个垂直堆叠的沟道构件之间的多个内部间隔部件，其中，所述第二栅极结构不延伸到所述鳍形沟道构件中。4.根据权利要求3所述的半导体器件，其中，所述第一晶体管还包括第一源极/漏极部件，其中，所述第二晶体管还包括第二源极/漏极部件，其中，所述第一源极/漏极部件与所述多个内部间隔部件接触，其中，所述第一源极/漏极部件与所述鳍形沟道构件的所述半导体层和所述牺牲层接触。5.根据权利要求1所述的半导体器件，其中，所述第一器件区域是逻辑器件区域，并且所述第二器件区域...

【专利技术属性】
技术研发人员：朱峯庆，李威养，杨丰诚，陈燕铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：