用于单路径可逆扫描链的双向扫描单元制造技术

电路包括多个扫描链。多个扫描链包括双向扫描单元。每个双向扫描单元包括两个串行输入

【技术实现步骤摘要】
【国外来华专利技术】用于单路径可逆扫描链的双向扫描单元
[0001]相关申请
[0002]本申请要求于2019年2月12日提交的第62/804320号美国临时专利申请和于2019年4月23日提交的第62/837218号美国临时专利申请，这些申请通过引用整体并入本文。


[0003]目前所公开技术涉及电路测试。所公开技术的各个实施方式可能对于扫描链诊断特别有用。

技术介绍

[0004]在硅上构建电路作为测试芯片可以提供对新的制造工艺如何工作的深入了解。传统地，半导体制造商主要依赖于SRAM(static random
‑
access memory，静态随机存取存储器)测试芯片来提升、验证和监控新的半导体制造工艺。然而，在SRAM测试芯片上使用的晶体管和电路几何结构，仅代表实际产品中发现的晶体管和电路几何结构的一小部分。近来年，带有逻辑电路部件的测试芯片(以下称为逻辑测试芯片)经常用来补充或替代SRAM测试芯片。虽然更接近地代表具有真实电路设计的芯片，但逻辑测试芯片不如SRAM测试芯片那样容易测试或诊断。
[0005]为了检查逻辑测试芯片是否按照设计制造和为了定位潜在缺陷，通常采用扫描测试。在这种技术中，一系列已知的值(测试刺激或测试模式)通过它们的顺序输入被移入(或加载到)被称为扫描单元的状态元件(state element)。这些扫描单元互连成用于扫描测试的扫描链。通过将集成电路置于被称为移位模式的特定模式，并然后施加一系列的被称为“移位脉冲”或“移位时钟脉冲”的时钟脉冲来实现移入。每个移位时钟脉冲将测试刺激位推入每个扫描链中的扫描单元。这持续到扫描链中的所有扫描单元都填入测试模式位为止。然后，被称为“捕获脉冲”或“捕获时钟脉冲”的一个或多个时钟脉冲被应用至电路，就如它们处于正常操作中一样。这被称为捕获模式。在测试模式位被注入至电路中之后，测试结果(测试响应)被“捕获”并存储在扫描单元中。然后，电路返回到移位模式，并且通过每个附加的时钟脉冲，随着新测试模式的每个位被推入或移入，测试响应位被推出或移出。然后，将移出的测试响应与期望结果进行比较以确定和定位任何错误。移位模式和捕获模式被合称为测试模式。
[0006]扫描链及其关联的时钟电路自身是电路故障的主要来源。据报道扫描链上出现的缺陷约占所有故障芯片的30％至50％。因此，需要首先测试和诊断扫描链。如以下所详细讨论的，故障的扫描链可以通过相对简单的方法来检测。然而，定位有缺陷的扫描单元是有挑战性的。物理故障分析仪器与测试仪相结合，有时用来沿扫描链搜索有缺陷的响应。这些基于硬件的方法通常依赖于专门设计的扫描链和扫描单元。虽然在隔离扫描链缺陷方面有效，但额外硬件的要求在很多实际产品中可能是无法接受的。而且，在不采用旁通模式的情况下，很难将这些方法应用于带有嵌入式压缩电路的芯片。
[0007]基于软件的技术使用算法诊断程序来识别故障扫描单元。其可以使用具有或不具
有嵌入式压缩的传统扫描链来运行链诊断。目前基于软件的链诊断技术可以进一步分为两类：基于模型的算法和数据驱动的算法。在基于模型的链诊断过程中，使用故障模型和模式模拟。在数据驱动的链诊断过程中，应用信号分析、过滤和边缘检测。每种算法类型有其自己的优点和缺点。这两者还可以合并起来以提高诊断分辨度和诊断准确度。虽然传统方法对于行为与已建模的故障完全相同(例如，在扫描单元的输出处的固定0故障)的缺陷可以取得满意的结果，但是扫描链中的缺陷通常展示出未建模的故障行为(例如，间歇性故障行为)。对于未建模的故障，诊断准确度和诊断分辨度均可能显著下降。
[0008]使用双向扫描链(或可逆扫描链)来提升链诊断准确度和分辨度是由P.Song于“一种用于提升扫描链诊断和延迟故障覆盖率的新的扫描结构”，在第9届IEEE北大西洋测试研讨会(NATW，North Atlantic Test Workshop)会议论文集，2000年，pp.14
‑
18中首次提出的。由Ip.com于2007年11月21日发表的题为“用于数字电路测试的双向扫描链”的论文讨论了类似的技术。第9,222,978号美国专利和第10,156,607号美国专利也公开了通过可逆扫描链进行正向和反向两个方向的扫描测试。所有这些公开文献中的技术有一个共同特征：用于扫描链的两个相反的扫描路径在扫描链上的扫描单元之外部分地分离。
[0009]图1示出了根据这些公开的技术的可逆扫描链的两个框图110和120的示例。扫描链包括三个扫描单元130、140和150，以及四个多路复用器135、145、155和165。从端口160提供的控制信号用作用于四个多路复用器135至165的选择信号。在框图110中，如带箭头的实线所示，控制信号启用遵循多路复用器135
‑
扫描单元130
‑
多路复用器145
‑
扫描单元140
‑
多路复用器155
‑
扫描单元150
‑
多路复用器165的顺序的扫描路径。在框图120中，如带箭头的实线所示，控制信号反转并启用不同的扫描路径多路复用器155
‑
扫描单元150
‑
多路复用器145
‑
扫描单元140
‑
多路复用器135
‑
扫描单元130
‑
多路复用器165。两个路径的确共享公共分段，例如多路复用器135和扫描单元130之间的一个分段，但很多其他分段对于正向路径或反向路径是独特的。传统架构在促进链诊断的同时，会引起太多的硅面积开销(silicon area overhead)和布线堵塞。

技术实现思路

[0010]所公开技术的各个方面涉及可逆扫描架构中的链测试和诊断。在一个方面，存在一种电路，包括：包括有包括双向扫描单元的多个扫描链的电路，所述双向扫描单元中的每个双向扫描单元包括两个串行输入
‑
输出端口，所述串行输入
‑
输出端口基于控制信号用作串行数据输入端口或者串行数据输出端口，所述多个扫描链中的每个扫描链被配置为基于所述控制信号在第一方向或第二方向执行移位操作，所述第一方向与所述第二方向相反。
[0011]所述双向扫描单元中的每个双向扫描单元可以还包括两个三态缓冲器，所述两个三态缓冲器的输出分别耦接到所述所述双向扫描单元中的每个双向扫描单元的所述两个串行输入
‑
输出端口，并且所述两个三态缓冲器分别由所述控制信号和所述控制信号的反相控制。所述两个三态缓冲器在解多路复用器中。每个所述扫描单元可以还进一步包括多路复用器，所述多路复用器的两个输入分别耦接到所述两个三态缓冲器的输出。每个所述扫描单元还可以进一步包括常规扫描单元，所述常规扫描单元的串行输出耦接到所述两个三态缓冲器的输入。
[0012]可替代地，每个所述扫描单元可以还包括多路复用器和解多路复用器，所述解多
路复用器的两个输出分别耦接到所述两个串行输入
‑
...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种电路，包括：包括双向扫描单元的多个扫描链，所述双向扫描单元中的每个双向扫描单元包括两个串行输入
‑
输出端口，所述串行输入
‑
输出端口基于控制信号用作串行数据输入端口或者串行数据输出端口，所述多个扫描链中的每个扫描链被配置为基于所述控制信号在第一方向或第二方向执行移位操作，所述第一方向与所述第二方向相反。2.如权利要求1所述的电路，其中，所述双向扫描单元中的每个双向扫描单元还包括两个三态缓冲器，所述两个三态缓冲器的输出分别耦接到所述双向扫描单元中的每个双向扫描单元的所述两个串行输入
‑
输出端口，并且所述两个三态缓冲器分别由所述控制信号和所述控制信号的反相来控制。3.如权利要求2所述的电路，其中，所述两个三态缓冲器在解多路复用器中。4.如权利要求2所述的电路，其中，所述双向扫描单元中的每个双向扫描单元还包括多路复用器，所述多路复用器的两个输入分别耦接到所述两个三态缓冲器的输出。5.如权利要求2所述的电路，其中，所述扫描单元中的每个扫描单元还包括常规扫描单元，所述常规扫描单元的串行输出耦接到所述两个三态缓冲器的输入。6.如权利要求1所述的电路，其中，所述扫描单元中的每个扫描单元还包括多路复用器和解多路复用器，所述解多路复用器的两个输出分别耦接到所述两个串行输入
‑
输出端口，并且所述多路复用器的两个输入分别耦接到所述两个串行输入
‑
输出端口。7.如权利要求1所述的电路，其中，所述扫描单元中的每个扫描单元还包括分别由所述控制信号和所述控制信号的反相控制的第一对三态缓冲器和第二对三态缓冲器，所述第一对三态缓冲器中的一个三态缓冲器的输出耦接到所述两个串行输入
‑
输出端口中的一个串行输入
‑
输出端口，所述第二对三态缓冲器中的一个三态缓冲器的输出耦接到所述两个串行输入
‑
输出端口中的另一个串行输入
‑
输出端口。8.一个或多个计算机可读介质，其存储有用于使计算机执行方法的计算机可执行指令，所述方法包括：在电路设计中创建多个扫描链用于测试根据所述电路设计制造的芯片，所述多个扫描链包括：双向扫描单元，所述双向扫描单元中的每个双向扫描单元包括两个串行输入
‑
输出端口，所述串行输入
‑
输出端口基于控制信号用作串行数据输入端口或者串行数据输出端口，所述多个扫描链中的每个扫描链被配置为基于所述控制信号在第一方向或第二方向执行移位操作，所述第一方向与所述第二方向相反。9.如权利要求8所述的一个或多个计算机可读介质，其中，所述双向扫描单元中的每个双向扫描单元还包括两个三态...

【专利技术属性】
技术研发人员：郑武东，黄宇，
申请(专利权)人：西门子工业软件有限公司，
类型：发明
国别省市：