本申请公开一种具有内埋芯片的多像素封装结构及应用其的电子装置，其中具有内埋芯片的多像素封装结构包括一多层线路板、多个像素、一保护层以及一控制芯片。多个像素在多层线路板上排成矩阵，其中每一像素包括不同颜色的多个发光元件，保护层形成于多层线路板上，且覆盖多个所述像素，控制芯片内埋于多层线路板中，且与每一像素的多个发光元件电性连接，以使每一像素产生一目标发光特性。本申请相比现有技术，具有更好的发光效果，且更加满足小型化要求。型化要求。型化要求。
【技术实现步骤摘要】
具有内埋芯片的多像素封装结构及应用其的电子装置
[0001]本申请涉及一种多像素封装结构，特别是涉及一种具有内埋芯片的多像素封装结构以及应用其的电子装置。
技术介绍
[0002]发光二极管(light emitting diode，LED)具备体积小、发光效率高、低耗能、环保等多项优点，且可以发出各种色光，因此LED封装产品现已被广泛应用于各种电子装置。实际应用时，LED封装产品会将多个相同或不同色光的LED搭配使用，以产生所需的发光效果；而为了很好的控制多个LED各自的发光特性，目前常见的方式是将一个独立IC芯片与多个LED封装在单层电路板上。
[0003]然而，在上述的构造下，IC芯片、多个LED与电路板之间的电性连接一般是通过打线接合(wire bonding)方式实现，这样就需要在电路板上预留打线空间，导致多个LED的安装间距无法缩得更小，而不利产品的小型化。此外，在IC芯片的存在下，沿某些角度出射的光线可能会被独立IC遮挡到，使得LED封装产品的发光效果(如白平衡)受到影响。此外，打线工艺不仅会增加生产上的复杂度，而且所形成的导线在应力作用下容易发生断裂，造成LED封装产品的信赖性不佳。
技术实现思路
[0004]本申请所要解决的技术问题在于，针对现有技术的不足提供一种具有内埋芯片的多像素封装结构，以及应用此具有内埋芯片的多像素封装结构的电子装置，例如穿戴式电子装置。
[0005]为了解决上述的技术问题，本申请所采用的其中一技术方案是提供一种具有内埋芯片的多像素封装结构，其包括一多层线路板、多个像素、一保护层以及一控制芯片。多个所述像素在所述多层线路板上排成一M
×
N矩阵，其中M和N为大于1的整数，且每一所述像素包括不同颜色的多个发光元件。所述保护层形成于所述多层线路板上，且覆盖多个所述像素。所述控制芯片内埋于所述多层线路板中，且与每一所述像素的多个所述发光元件电性连接，以使每一所述像素产生一目标发光特性。
[0006]更进一步地，所述多层线路板包括一基础层，其具有一第一表面、一相对于所述第一表面的第二表面以及一贯穿所述第一表面与所述第二表面的开槽，且所述控制芯片设置于所述开槽内。
[0007]更进一步地，所述控制芯片的一外周面与所述开槽的一内壁面界定出一环形空间，其具有10微米至100微米的宽度。
[0008]更进一步地，所述基础层的厚度小于所述控制芯片的高度0微米至20微米。
[0009]更进一步地，所述多层线路板还包括一填充于所述环形空间的填隙层，且所述控制芯片被所述填隙层固定住。
[0010]更进一步地，所述控制芯片具有一主动面，所述主动面与所述外周面相互垂直且
位于所述基础层的所述第一表面的附近，且所述主动面具有多个电性接点。每一所述像素的多个所述发光元件的数量为L个，且多个所述电性接点的数量为M
×
N
×
L个。
[0011]更进一步地，所述多层线路板的底部包括多个连接垫，且多个所述连接垫的数量少于M
×
N
×
L个。
[0012]更进一步地，所述多层线路板还包括多个上图案化金属层以及多个下图案化金属层，多个所述上图案化金属层层叠于所述基础层的所述第一表面上，多个所述下图案化金属层层叠于所述基础层的所述第二表面上，且所述控制芯片与多个所述上图案化金属层和多个所述下图案化金属层之间相互电性连接。多个所述像素设置于最外侧的所述上图案化金属层上。
[0013]更进一步地，所述多层线路板还包括多个胶合层，其中一个所述胶合层形成于所述基础层的所述第一表面与最内侧的所述上图案化金属层之间，另外一个所述胶合层形成于所述基础层的所述第二表面与最内侧的所述下图案化金属层之间，且所述环形空间被其中一个所述胶合层与另外一个所述胶合层封闭。
[0014]更进一步地，所述填隙层、其中一个所述胶合层与另外一个所述胶合层结合成一体。
[0015]更进一步地，相邻的两个所述上图案化金属层之间形成有一上绝缘芯层，其具有多个上导通孔，用以连接相邻的两个所述上图案化金属层。相邻的两个所述下图案化金属层之间形成有一下绝缘芯层，其具有多个下导通孔，用以连接相邻的两个所述下图案化金属层。
[0016]更进一步地，所述控制芯片具有一位于所述基础层的所述第一表面附近的主动面，且所述主动面具有多个电性接点。每一所述上图案化金属层包括一内侧线路以及一位于所述内侧线路周边的外侧线路，每一所述像素的多个所述发光元件与最外侧的所述上图案化金属层的所述内侧线路电性连接，并通过其余的所述上图案化金属层的所述内侧线路与相对应的所述电性接点电性连接。最外侧的所述下图案化金属层定义出多个连接垫，其余的所述下图案化金属层包括一外侧线路，且其中一部分的所述连接垫通过其余的所述下图案化金属层的所述外侧线路与其中一部分的所述电性接点电性连接，另外一部分的所述连接垫通过其余的所述下图案化金属层的所述外侧线路和多个所述上图案化金属层的所述外侧线路与另外一部分的所述电性接点电性连接。
[0017]为了解决上述的技术问题，本申请所采用的另外再一技术方案是提供一种电子装置，其使用具有上述构造的具有内埋芯片的多像素封装结构。
[0018]本申请的其中一有益效果在于，本申请所提供的具有内埋芯片的多像素封装结构，其能通过“多个所述像素在所述多层线路板上排成一M
×
N矩阵”以及“所述控制芯片内埋于所述多层线路板中，且与每一所述像素的多个所述发光元件电性连接，以使每一所述像素产生一目标发光特性”的技术特征，以达到实际应用所需的发光效果，同时满足小型化要求。
[0019]为使能更进一步了解本申请的特征及
技术实现思路
，请参阅以下有关本申请的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本申请加以限制。
附图说明
[0020]图1为本申请的具有内埋芯片的基板结构的立体组合示意图。
[0021]图2为本申请的具有内埋芯片的基板结构的其中一立体分解示意图。
[0022]图3为本申请的具有内埋芯片的基板结构的另外一立体分解示意图。
[0023]图4为本申请的具有内埋芯片的基板结构中第二上绝缘芯层与第二上图案化金属层的俯视示意图。
[0024]图5为本申请的具有内埋芯片的基板结构中第一上绝缘芯层与第一上图案化金属层的俯视示意图。
[0025]图6为本申请的具有内埋芯片的基板结构中基础层与控制芯片的俯视示意图。
[0026]图7为本申请的具有内埋芯片的基板结构中第一下绝缘芯层与第一下图案化金属层的仰视示意图。
[0027]图8为本申请的具有内埋芯片的基板结构中第二下绝缘芯层与第二下图案化金属层的仰视示意图。
[0028]图9为沿图1的IX
‑
IX剖线的剖面示意图。
[0029]图10为沿图1的X
‑
X剖线的剖面示意图。
[0030]图11本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种具有内埋芯片的多像素封装结构，其特征在于，所述具有内埋芯片的多像素封装结构包括：一多层线路板；多个像素，在所述多层线路板上排成一M
×
N矩阵，其中M和N为大于1的整数，且每一所述像素包括不同颜色的多个发光元件；一保护层，形成于所述多层线路板上，且覆盖多个所述像素；以及一控制芯片，内埋于所述多层线路板中，且与每一所述像素的多个所述发光元件电性连接，以使每一所述像素产生一目标发光特性。2.根据权利要求1所述的具有内埋芯片的多像素封装结构，其特征在于，所述多层线路板包括一基础层，其具有一第一表面、一相对于所述第一表面的第二表面以及一贯穿所述第一表面与所述第二表面的开槽，且所述控制芯片设置于所述开槽内。3.根据权利要求2所述的具有内埋芯片的多像素封装结构，其特征在于，所述控制芯片的一外周面与所述开槽的一内壁面界定出一环形空间，其具有10微米至100微米的宽度。4.根据权利要求3所述的具有内埋芯片的多像素封装结构，其特征在于，所述基础层的厚度小于所述控制芯片的高度0微米至20微米。5.根据权利要求3所述的具有内埋芯片的多像素封装结构，其特征在于，所述多层线路板还包括一填充于所述环形空间的填隙层，且所述控制芯片被所述填隙层固定住。6.根据权利要求3所述的具有内埋芯片的多像素封装结构，其特征在于，所述控制芯片具有一主动面，所述主动面与所述外周面相互垂直且位于所述基础层的所述第一表面的附近，且所述主动面具有多个电性接点；其中，每一所述像素的多个所述发光元件的数量为L个，且多个所述电性接点的数量为M
×
N
×
L个。7.根据权利要求6所述的具有内埋芯片的多像素封装结构，其特征在于，所述多层线路板的底部包括多个连接垫，且多个所述连接垫的数量少于M
×
N
×
L个。8.根据权利要求5所述的具有内埋芯片的多像素封装结构，其特征在于，所述多层线路板还包括多个上图案化金属层以及多个下图案化金属层，多个所述上图案化金属层层叠于所述基础层的所述第一表面上，多个...
【专利技术属性】
技术研发人员：林贞秀，应宗康，许尔展，
申请(专利权)人：光宝光电常州有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。