本发明专利技术的实施方式涉及一种存储装置及存储装置的制造方法。根据一实施方式，实施方式的存储装置包含：第1芯片(400)，包含绝缘层(61)及第1焊垫(73)；多个存储器部(51)，设置在绝缘层(61)的第1区域(A1)内，以第1间隔(Dp1)排列在与第1芯片(400)的表面平行的第1方向上；多个第1标记部(990)，设置在绝缘层(61)的第2区域(A2)内，以第2间隔(Dp2)排列在第1方向上；第2芯片(410)，在与第1芯片(400)的表面垂直的第2方向上与第1芯片(400)重叠，包含连接于第1焊垫(73)的第2焊垫(38)；及电路(CC)，设置在第2芯片(410)内。置在第2芯片(410)内。置在第2芯片(410)内。
【技术实现步骤摘要】
存储装置及存储装置的制造方法
[0001]相关申请案的引用
[0002]本申请案基于2020年3月24日提出申请的先前的日本专利申请案第2020-052006号的优先权而主张优先权利益，并通过引用将其全部内容并入本文中。
[0003]本专利技术的实施方式涉及一种存储装置及存储装置的制造方法。
技术介绍
[0004]业界正在推进具有新颖构造的存储装置的研究及开发。
技术实现思路
[0005]本专利技术的实施方式谋求提高存储装置的制造工序的可靠性。
[0006]实施方式的存储装置包含：第1芯片，包含第1绝缘层及第1焊垫；多个存储器部，设置在所述第1绝缘层的第1区域内，以第1间隔排列在与所述第1芯片的表面平行的第1方向上；多个第1标记部，设置在所述第1绝缘层的第2区域内，以第2间隔排列在所述第1方向上；第2芯片，在与所述第1芯片的表面垂直的第2方向上与所述第1芯片重叠，包含连接于所述第1焊垫的第2焊垫；及电路，设置在所述第2芯片内。
[0007]根据所述构成，能够谋求提高存储装置的制造工序的可靠性。
附图说明
[0008]图1是表示第1实施方式的存储装置的构成例的框图。
[0009]图2是第1实施方式的存储装置的存储单元阵列的等效电路图。
[0010]图3是表示第1实施方式的存储装置的存储单元阵列的构成例的图。
[0011]图4是表示第1实施方式的存储装置的存储单元阵列的构成例的图。
[0012]图5是表示第1实施方式的存储装置的构造例的剖视图。
[0013]图6是表示第1实施方式的存储装置的构造例的俯视图。
[0014]图7是表示第1实施方式的存储装置的制造方法的一工序的剖视工序图。
[0015]图8是表示第1实施方式的存储装置的制造方法的一工序的剖视工序图。
[0016]图9是第1实施方式的存储装置的制造方法的一工序的俯视图。
[0017]图10是表示第1实施方式的存储装置的制造方法的一工序的剖视工序图。
[0018]图11是表示第1实施方式的存储装置的制造方法的一工序的剖视工序图。
[0019]图12是表示第1实施方式的存储装置的制造方法的一工序的剖视工序图。
[0020]图13是表示第1实施方式的存储装置的制造方法的一工序的剖视工序图。
[0021]图14是表示第1实施方式的存储装置的制造方法的一工序的剖视工序图。
[0022]图15是表示第1实施方式的存储装置的制造方法的一工序的剖视工序图。
[0023]图16是表示第1实施方式的存储装置的制造方法的一工序的剖视工序图。
[0024]图17是表示第2实施方式的存储装置的构成例的框图。
[0025]图18是第2实施方式的存储装置的存储单元阵列的等效电路图。
[0026]图19是表示第2实施方式的存储装置的存储单元的构造例的俯瞰图。
[0027]图20是表示第2实施方式的存储装置的存储单元阵列的构成例的图。
[0028]图21是表示第2实施方式的存储装置的制造方法的一工序的剖视工序图。
[0029]图22是表示第2实施方式的存储装置的制造方法的一工序的剖视工序图。
[0030]图23是表示第2实施方式的存储装置的制造方法的一工序的剖视工序图。
[0031]图24是表示第2实施方式的存储装置的制造方法的一工序的剖视工序图。
[0032]图25是表示第2实施方式的存储装置的制造方法的一工序的剖视工序图。
[0033]图26是表示实施方式的存储装置的变化例的图。
[0034]图27是表示实施方式的存储装置的变化例的图。
[0035]图28是表示实施方式的存储装置的变化例的图。
具体实施方式
[0036]参照图1至图28，对实施方式的存储装置及存储装置的制造方法进行说明。
[0037]以下，参照附图，对本实施方式进行详细说明。以下说明中，对具有相同功能及构成的要素附上相同符号。
[0038]另外，以下各实施方式中，当无需将末尾附注了带有用于区分的数字/英文的参照符号的构成要素(例如电路、配线、各种电压及信号等)相互加以区分时，使用省略末尾的数字/英文的记载(参照符号)。
[0039](1)第1实施方式
[0040]参照图1至15，对第1实施方式的存储装置及存储装置的制造方法进行说明。
[0041](1a)构成例
[0042]参照图1至图6，对第1实施方式的存储装置的构成例进行说明。
[0043]＜电路构成＞
[0044]图1是表示本实施方式的存储装置的构成例的框图。
[0045]例如，本实施方式的存储装置为磁性存储器(例如磁畴壁存储器)。
[0046]如图1所示，本实施方式的磁畴壁存储器(例如也被称为磁畴壁移位存储器)1包含存储单元阵列(也被称为存储区域)100、行控制电路110、列控制电路120、写入电路140、读出电路150、移位电路160、I/O电路170、电压产生电路180及控制电路190等。
[0047]存储单元阵列100包含多个磁性体51及多条配线。各磁性体51连接于对应的1条以上的配线(例如字线及位线)。数据存储在磁性体51内的存储单元MC内。
[0048]行控制电路110控制存储单元阵列100的多行。对行控制电路110供给地址的解码结果(行地址)。行控制电路110将基于地址的解码结果的行(例如字线)设定为选择状态。以下，经设定为选择状态的行(或字线)被称为选择行(或选择字线)。选择行以外的行被称为非选择行(或非选择字线)。
[0049]例如，行控制电路110具有复用器(字线选择电路)及字线驱动器等。
[0050]列控制电路120控制存储单元阵列100的多列。对列控制电路120供给来自控制电路190的地址的解码结果(列地址)。列控制电路120将基于地址的解码结果所得的列(例如
至少1条位线)设定为选择状态。以下，经设定为选择状态的列(或位线)被称为选择列(或选择位线)。选择列以外的列被称为非选择列(或非选择位线)。
[0051]列控制电路120具有复用器(位线选择电路)、位线驱动器等。
[0052]写入电路(也被称为写入控制电路或写入驱动器)140进行用于写入动作(数据写入)的各种控制。写入电路140在写入动作时，向存储单元阵列100供给由电流及(或)电压形成的写入脉冲。由此，数据被写入到存储单元阵列100内(存储单元内)。
[0053]例如，写入电路140经由行控制电路110连接于存储单元阵列100。
[0054]写入电路140具有电压源及(或)电流源、脉冲产生电路及锁存电路等。
[0055]读出电路(也被称为读出控制电路或读出驱动器)150进行用于读出动作(数据读出)的各种控制。读出电路150在读出动作时，向读出脉冲(例如读出电流)供给存储单元阵列1本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种存储装置，具备：第1芯片，包含第1绝缘层及第1焊垫；多个存储器部，设置在所述第1绝缘层的第1区域内，以第1间隔排列在与所述第1芯片的表面平行的第1方向上；多个第1标记部，设置在所述第1绝缘层的第2区域内，以第2间隔排列在所述第1方向上；第2芯片，在与所述第1芯片的表面垂直的第2方向上与所述第1芯片重叠，包含连接于所述第1焊垫的第2焊垫；及电路，设置在所述第2芯片内。2.根据权利要求1所述的存储装置，其中所述多个存储器部分别包含第1柱状部，该第1柱状部在所述第1绝缘层内在所述第2方向上延伸，所述多个标记部分别包含第2柱状部，该第2柱状部在所述第1绝缘层内在所述第2方向上延伸。3.根据权利要求1或2所述的存储装置，其进而具备多个第1部件，这些多个第1部件设置在所述第1绝缘层内的所述第1区域与所述第2区域之间的第3区域内，所述多个存储器部以第1布局图案配置在所述第1区域内，所述多个第1标记部以所述第1布局图案配置在所述第2区域内，所述多个第1部件以无规的布局图案配置在所述第3区域内。4.根据权利要求1至3中任一项所述的存储装置，其进而具备以无规的布局图案设置在所述第2区域内的多个第2部件。5.根据权利要求1至4中任一项所述的存储装置，其中所述第1绝缘层为氧化铝层。6.根据权利要求1至5中任一项所述的存储装置，其中所述存储器部包含磁性体、及与所述磁性体的一端连接的再生元件。7.根据权利要求1至5中任一项所述的存储装置，其中所述存储器部包含电容器。8.一种存储装置的制造方法，包括如下工序：使用阳极氧化在第...
【专利技术属性】
技术研发人员：岡嶋睦，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。