一种基于SOI材料的超低电容TVS器件制造技术

本实用新型专利技术提出一种基于SOI材料的超低电容TVS器件，该TVS器件包括：衬底层，该衬底层采用SOI硅片制作；N阱/P阱/N+/P+区域，该N阱/P阱/N+/P+区域形成于衬底层上，由N阱/P阱/N+/P+区域构成TVS管；N+/P+区域，该N+/P+区域形成于衬底层上，由N+/P+区域构成开关管；表面浅槽，该表面浅槽形成于N+/P+区域，并环绕于N+与P+之间，其结深浅于N+/P+区域的结深；浅槽填充层，该浅槽填充层采用氧化层形成于表面浅槽内；表面深槽，该表面深槽形成于衬底层上，并将N阱/P阱/N+/P+区域与N+/P+区域隔离；深槽填充层，该深槽填充层采用氧化层形成于表面深槽内；电极，该电极形成于晶圆表面，并通过多层金属化引出，减小了寄生电容，提高了运行速度，具有更低的功耗。有更低的功耗。有更低的功耗。

【技术实现步骤摘要】
一种基于SOI材料的超低电容TVS器件


[0001]本技术涉及瞬态抑制二极管，尤其涉及一种基于SOI材料的超低电容TVS器件。

技术介绍

[0002]低电容TVS二极管用于保护敏感电子设备，使其免受高浪涌的侵害，成为了高速以太网通信线路、工业应用中高速接口、汽车电子产品中理想型的电路被动保护元器件。同时，由于低电容瞬态TVS二极管自身独有的低漏电流优势，在高速通信领域得到了广泛的应用，有助于提高车载电子的CAN系统、安防监控设备、智能家居、物联网传感器等产品的电源效率，并延长运作时间。但是目前绝大多数TVS二极管器件还是在传统的硅片衬底或者外延上设计的，传统的硅片和TVS器件间存在着一定大小的寄生电容，一般寄生电容发生在I/O到I/O之间或者I/O到GND。低电容TVS二极管对电容的要求尤其高，体内的寄生电容会影响到TVS管的响应时间，让TVS的性能美中不足。

技术实现思路

[0003]本技术的目的是提供一种基于SOI材料的超低电容TVS器件。
[0004]本技术为解决其技术问题所采用的技术方案是：
[0005]一种基于SOI材料的超低电容TVS器件，包括：
[0006]衬底层，该衬底层采用SOI硅片制作；
[0007]N阱/P阱/N+/P+区域，该N阱/P阱/N+/P+区域形成于衬底层上，由N阱/P阱/N+/P+区域构成TVS管；
[0008]N+/P+区域，该N+/P+区域形成于衬底层上，由N+/P+区域构成开关管；
[0009]表面浅槽，该表面浅槽形成于N+/P+区域，并环绕于N+与P+之间，其结深浅于N+/P+区域的结深；
[0010]浅槽填充层，该浅槽填充层采用氧化层形成于表面浅槽内；
[0011]表面深槽，该表面深槽形成于衬底层上，并将N阱/P阱/N+/P+区域与N+/P+区域隔离；
[0012]深槽填充层，该深槽填充层采用氧化层形成于表面深槽内；
[0013]电极，该电极形成于晶圆表面，并通过多层金属化引出。
[0014]进一步，表面浅槽的宽度为0.35μm～3μm，其深度为1μm～2μm。
[0015]进一步，浅槽填充层及深槽填充层分别采用二氧化硅形成于表面浅槽及表面深槽内。
[0016]进一步，深槽填充层与衬底层的绝缘层结合，将TVS管与开关管隔离形成封闭的独立区域。
[0017]进一步，表面深槽的宽度为0.6μm～2μm，其深度为6μm～15μm。
[0018]上述基于SOI材料的超低电容TVS器件的制造方法，包括以下步骤：
[0019]1)在衬底层上利用光刻刻蚀注入扩散形成N阱：注入磷元素，浓度为E12～E15，扩散温度为1000～1150℃；
[0020]2)在衬底层上利用光刻刻蚀注入扩散形成P阱：注入硼元素，浓度为E12～E15，扩散温度为1000～1150℃；
[0021]3)在衬底层上利用光刻刻蚀注入扩散形成N+：注入磷元素，浓度为E12～E15，扩散温度为850～1100℃；
[0022]4)在衬底层上利用光刻刻蚀注入扩散形成P+：注入硼元素，浓度为E12～E15，扩散温度为850～1100℃；
[0023]5)使用光刻及干法刻蚀工艺在开关管区域N+/P+之间形成环形的表面浅槽，表面浅槽的深度为1μm～2μm，其宽度为0.35μm～3μm；再使用炉管热氧的方式在表面浅槽内填充氧化层；
[0024]6)使用光刻及干法刻蚀工艺在开关管与TVS管之间形成环形的表面深槽，表面深槽的深度为6μm～15μm，其宽度为0.6μm～2μm；使用炉管热氧的方式在表面深槽内填充氧化层；
[0025]7)使用化学机械抛光工艺将晶圆表面的氧化层清除；再利用化学气相淀积的方式长一层绝缘介质层；使用光刻及干法刻蚀工艺在该绝缘介质层上开出接触孔；
[0026]8)在接触孔内做钨塞，采用化学机械抛光工艺磨平，再使用金属溅射工艺在晶圆表面长一层金属铝，并利用光刻刻蚀做金属布线作为第一层金属；
[0027]9)在第一层金属上利用化学气相淀积再做一层绝缘层介质，并且使用光刻及干法刻蚀工艺在该绝缘介质层上开出通孔；
[0028]10)在通孔内做钨塞，采用化学机械抛光工艺磨平，再使用金属溅射工艺在晶圆表面长一层金属铝，并利用光刻刻蚀做金属布线作为第二层金属；
[0029]11)在第二层金属上利用化学气相淀积的方式做钝化层，并利用光刻及干法刻蚀工艺定义出键合点位置。
[0030]本技术的优点在于：
[0031]1.减小了寄生电容，提高了运行速度，与传统硅材料相比，SOI器件的运行速度提高了20～35％；
[0032]2.具有更低的功耗，由于减少了寄生电容，降低了漏电，SOI器件功耗可减小35～70％；
[0033]3.抑制了衬底的脉冲电流干扰，减少了软错误的发生。
附图说明
[0034]图1是本技术提出的基于SOI材料的超低电容TVS器件的结构示意图。
具体实施方式
[0035]为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附
图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0036]如图1所示，本技术提出的基于SOI材料的超低电容TVS器件包括：衬底层，该衬底层采用SOI硅片制作；N阱/P阱/N+/P+区域，该N阱/P阱/N+/P+区域形成于衬底层上，由N阱/P阱/N+/P+区域构成TVS管；N+/P+区域，该N+/P+区域形成于衬底层上，由N+/P+区域构成开关管；表面浅槽，该表面浅槽形成于N+/P+区域，并环绕于N+与P+之间，其结深浅于N+/P+区域的结深；浅槽填充层，该浅槽填充层采用氧化层形成于表面浅槽内；表面深槽，该表面深槽形成于衬底层上，并将N阱/P阱/N+/P+区域与N+/P+区域隔离；深槽填充层，该深槽填充层采用氧化层形成于表面深槽内；电极，该电极形成于晶圆表面，并通过多层金属化引出。表面浅槽的宽度为0.35μm～3μm，其深度为1μm～2μm。浅槽填充层及深槽填充层分别采用二氧化硅形成于表面浅槽及表面深槽内。深槽填充层与衬底层的绝缘层结合，将TVS管与开关管隔离形成封闭的独立区域。表面深槽的宽度为0.6μm～2μm，其深度为6μm～15μm。
[0037]上述基于SOI材料的超低电容TVS器件的制造方法包括以下步骤：在衬底层上利用光刻刻蚀注入扩散形成N阱：注入磷元素本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于SOI材料的超低电容TVS器件，其特征在于，包括：衬底层，该衬底层采用SOI硅片制作；N阱/P阱/N+/P+区域，该N阱/P阱/N+/P+区域形成于衬底层上，由N阱/P阱/N+/P+区域构成TVS管；N+/P+区域，该N+/P+区域形成于衬底层上，由N+/P+区域构成开关管；表面浅槽，该表面浅槽形成于N+/P+区域，并环绕于N+与P+之间，其结深浅于N+/P+区域的结深；浅槽填充层，该浅槽填充层采用氧化层形成于表面浅槽内；表面深槽，该表面深槽形成于衬底层上，并将N阱/P阱/N+/P+区域与N+/P+区域隔离；深槽填充层，该深槽填充层采用氧化层形成于表面深槽内；电极，该电极形成于晶圆表面...

【专利技术属性】
技术研发人员：陆亚斌，吴昊，王成，
申请(专利权)人：傲威半导体无锡有限公司，
类型：新型
国别省市：