本发明专利技术提供一种双向高压瞬态电压抑制器的结构，包括：重掺杂第一导电类型衬底，在重掺杂第一导电类型衬底上生长有一层第二导电类型外延层，与重掺杂第一导电类型衬底形成PN结；在一层第二导电类型外延层顶部形成有第二导电类型中间埋层；在第二导电类型中间埋层上生长有另一层第二导电类型外延层；在另一层第二导电类型外延层顶部形成有重掺杂第一导电类型区，与另一层第二导电类型外延层形成PN结；在重掺杂第一导电类型区上设有介质层；介质层上形成有接触孔，金属层填充接触孔并与重掺杂第一导电类型区接触；介质层和金属层表面覆盖有钝化层；在钝化层中形成用于连接金属层的空腔。本发明专利技术可以一颗芯片实现双向高压特性。性。性。
【技术实现步骤摘要】
双向高压瞬态电压抑制器的结构及其制作方法
[0001]本专利技术涉及半导体
，尤其是一种双向高压瞬态抑制器。
技术介绍
[0002]瞬态电压抑制器TVS(Transient Voltage Suppressor)是一种广泛应用于计算机系统，通讯设备，消费类电子，电源，家用电器等领域的电路保护器件，主要优势为响应时间快、瞬态功率大、电容低、漏电流低、箝位电压较易控制、体积小、易于安装等优点。
[0003]瞬态电压抑制器其主要为硅材料，在结构上增大PN结面积，使瞬态通流能力大大提高；因此在被保护电路受到过压（过流）干扰时，TVS/ESD迅速导通钳位，将过电压能量泄放掉；电路正常时，TVS/ESD呈高阻态，不影响电路的正常工作；当电路中有过压异常时，TVS/ESD管呈低阻态，对异常能量进行导通泄放。如图1所示。一般的单向高压TVS是一个PN结构，反向击穿方式为雪崩击穿。
[0004]传统的双向瞬态抑制器是通过NPN或PNP结构来实现，即两个背靠背的PN结来实现双向耐压；对于NPN（或PNP）三级管，当正极电压提供给集电极（或发射极）引脚而发射极（集电极）接地时，VCEO发生正向击穿；正向击穿电压可以通过调节基极的掺杂浓度做到5
‑
50V；然而，相反方向的击穿（例如NPN:正极电压到发射极，集电极接地）大致相当于发射极和基极之间的击穿，通常只可以做到5至8V，使集电极
‑
发射极反向击穿电压更低（小于8V）；所以一般的NPN（或PNP）三级管结构无法实现正反向对称的双向高压TVS结构。
[0005]传统的双向高压TVS是通过将两个单向高压TVS芯片在封装时背靠背串联而成；如图2所示；这样虽然可以得到双向高压的器件结构，但是是通过两个芯片来实现，同样的参数性能要求，封装尺寸是单颗芯片的两倍，而多颗芯片也容易降低产品良率。
技术实现思路
[0006]本申请的目的在于克服现有技术中存在的不足，提供一种通过一颗芯片就可以实现双向高压瞬态电压抑制器的结构，并提供了相应的制作方法。为实现以上技术目的，本专利技术实施例采用的技术方案是：第一方面，本专利技术实施例提供了一种双向高压瞬态电压抑制器的结构，包括：重掺杂第一导电类型衬底，在所述重掺杂第一导电类型衬底上生长有一层第二导电类型外延层，与重掺杂第一导电类型衬底形成PN结；在所述一层第二导电类型外延层顶部通过离子注入方式形成有第二导电类型中间埋层；在第二导电类型中间埋层上生长有另一层第二导电类型外延层；在所述另一层第二导电类型外延层顶部通过离子注入方式形成有重掺杂第一导电类型区，与所述另一层第二导电类型外延层形成PN结；在芯片有源区外围设置至少一圈隔离槽，隔离槽自重掺杂第一导电类型区向下延伸至进入重掺杂第一导电类型衬底；在重掺杂第一导电类型区上设有介质层；介质层上形成有接触孔，金属层填充接触孔并与重掺杂第一导电类型区接触；介质层和金属层表面覆盖有钝化层；在钝化层中形成用于连接金属层的空腔。
[0007]进一步地，所述重掺杂第一导电类型衬底的电阻率范围为：0.001～0.01ohm.cm。
[0008]进一步地，所述一层第二导电类型外延层的电阻率范围为：0.01～1000ohm.cm；厚度为5～30微米。
[0009]进一步地，所述另一层第二导电类型外延层(4)的电阻率范围为：0.01～1000ohm.cm；厚度为5～30微米。
[0010]第二方面，本专利技术实施例还提供了一种双向高压瞬态电压抑制器的制作方法，包括以下步骤：步骤S1，提供重掺杂第一导电类型衬底，在重掺杂第一导电类型衬底上生长一层第二导电类型外延层，与重掺杂第一导电类型衬底形成PN结；步骤S2，在所述一层第二导电类型外延层顶部通过离子注入方式形成第二导电类型中间埋层；步骤S3，在第二导电类型中间埋层上生长另一层第二导电类型外延层；步骤S4，在所述另一层第二导电类型外延层顶部通过离子注入方式形成重掺杂第一导电类型区，与所述另一层第二导电类型外延层形成PN结；步骤S5，在芯片有源区外围设置至少一圈隔离槽，并在隔离槽内填充绝缘材料；步骤S6，在重掺杂第一导电类型区上沉积介质层，并利用高温回流使其表面平坦化；步骤S7，刻蚀介质层形成接触孔，生长金属层，金属层填充接触孔并与重掺杂第一导电类型区接触；刻蚀金属层多余的外圈金属，然后沉积钝化层；在钝化层中刻蚀形成用于连接金属层的空腔；以便后续封装时通过打线连接金属层。
[0011]进一步地，所述重掺杂第一导电类型衬底的电阻率范围为：0.001～0.01ohm.cm。
[0012]进一步地，所述一层第二导电类型外延层的电阻率范围为：0.01～1000ohm.cm；厚度为5～30微米。
[0013]进一步地，步骤S2中，离子注入的剂量为1.0E14/cm
²‑
2.0E16/cm
²
。
[0014]进一步地，所述另一层第二导电类型外延层的电阻率范围为：0.01～1000ohm.cm；厚度为5～30微米。
[0015]进一步地，步骤S4中，离子注入的剂量为1.0E14/cm
²‑
2.0E16/cm
²
。
[0016]本专利技术实施例提供的技术方案带来的有益效果是：本申请提供的双向高压瞬态电压抑制器的结构和制作方法，可以一颗芯片实现双向高压特性，相较于传统两个单向高压TVS芯片封装的结构，可以提升晶圆良率；在保证双向高压的特性下使其抗浪涌能力达到最大化，尺寸最小化。本申请的结构对晶圆厂深槽刻蚀能力要求不高，制作工艺简单。
附图说明
[0017]图1为现有技术中的单向高压TVS保护电路示意图。
[0018]图2为传统的双向高压TVS结构示意图。
[0019]图3为本专利技术实施例中在衬底上生长一层P型外延层示意图。
[0020]图4为本专利技术实施例中通过离子注入形成P型中间埋层示意图。
[0021]图5为本专利技术实施例中在P型中间埋层上生长另一层P型外延层示意图。
[0022]图6为本专利技术实施例中通过离子注入方形成N+型区示意图。
[0023]图7为本专利技术实施例中制作隔离槽示意图。
[0024]图8为本专利技术实施例中在N+型区上沉积介质层示意图。
[0025]图9为本专利技术实施例中制作金属层、钝化层、钝化层上刻蚀空腔示意图。
[0026]图10为本专利技术实施例中的双向高压TVS结构示意图。
具体实施方式
[0027]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。
[0028]实施例一；在本实施例中第一导电类型为N型，第二导电类型为P型；本实施例首先提出一种双向高压瞬态电压抑制器的结构，包括：N+型衬底1，在所述N+型衬底1上生长有一层P型外延层2，与N+型衬底1形成PN结；在所述一层P型外延层2顶部通过离子本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种双向高压瞬态电压抑制器的结构，其特征在于，包括：重掺杂第一导电类型衬底，在所述重掺杂第一导电类型衬底上生长有一层第二导电类型外延层，与重掺杂第一导电类型衬底形成PN结；在所述一层第二导电类型外延层顶部通过离子注入方式形成有第二导电类型中间埋层；在第二导电类型中间埋层上生长有另一层第二导电类型外延层；在所述另一层第二导电类型外延层顶部通过离子注入方式形成有重掺杂第一导电类型区，与所述另一层第二导电类型外延层形成PN结；在芯片有源区外围设置至少一圈隔离槽，隔离槽自重掺杂第一导电类型区向下延伸至进入重掺杂第一导电类型衬底；在重掺杂第一导电类型区上设有介质层；介质层上形成有接触孔，金属层填充接触孔并与重掺杂第一导电类型区接触；介质层和金属层表面覆盖有钝化层；在钝化层中形成用于连接金属层的空腔。2.如权利要求1所述的双向高压瞬态电压抑制器的结构，其特征在于，所述重掺杂第一导电类型衬底的电阻率范围为：0.001～0.01ohm.cm。3.如权利要求1所述的双向高压瞬态电压抑制器的结构，其特征在于，所述一层第二导电类型外延层的电阻率范围为：0.01～1000ohm.cm；厚度为5～30微米。4.如权利要求1所述的双向高压瞬态电压抑制器的结构，其特征在于，所述另一层第二导电类型外延层的电阻率范围为：0.01～1000ohm.cm；厚度为5～30微米。5.一种双向高压瞬态电压抑制器的制作方法，其特征在于，包括以下步骤：步骤S1，提供重掺杂第一导电类型衬底，在重掺杂第一导电类型衬底上生长一层第二导电类型外延层，与重掺杂第一导电类型衬底形成PN结；步骤S2，在所述一层第二导电类型外延层顶部通过离子注入方式形成第二导...
【专利技术属性】
技术研发人员：朱伟东，赵泊然，陈德朋，
申请(专利权)人：江苏应能微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。