降低正向导通电压和导通电阻的转向二极管结构和制造方法技术

本发明专利技术提供提供了一种降低正向导通电压和导通电阻的转向二极管结构，包括：重掺杂第一导电类型衬底，在重掺杂第一导电类型衬底上生长有轻掺杂第一导电类型外延层；在轻掺杂第一导电类型外延层内顶部设有第二导电类型重掺杂区；至少一圈隔离槽挖穿轻掺杂第一导电类型外延层，将转向二极管器件区隔离出来，隔离槽内填充有绝缘材料；在第二导电类型重掺杂区表面沉积有介质层，并在介质层中形成有接触孔；在第二导电类型重掺杂区内设有第二导电类型的表面注入区；在介质层上生长有金属层，所述金属层填充接触孔并与第二导电类型的表面注入区接触。本发明专利技术还提供了降低正向导通电压和导通电阻的转向二极管的制造方法，有效降低了转向二极管的正向导通电压和导通电阻。了转向二极管的正向导通电压和导通电阻。了转向二极管的正向导通电压和导通电阻。

【技术实现步骤摘要】
降低正向导通电压和导通电阻的转向二极管结构和制造方法


[0001]本专利技术半导体
，尤其是一种TVS瞬态电压抑制器中的转向二极管结构和制造方法。

技术介绍

[0002]随着集成电路技术几何尺寸越来越小和工作电压越来越低，不断更新换代的便携产品对ESD电压损伤也越趋敏感。与此同时，便携电子系统也要求电容更低，以维持其高速数据线路应用的信号完整性。基于硅瞬态电压抑制(TVS)二极管的传统片外保护解决方案提供低钳位电压和快响应时间，但它们的大电容限制了其在高速应用中的使用。聚合物和陶瓷压敏电阻等竞争性片外保护技术提供低电容，但它们的高ESD钳位电压限制了其保护极敏感IC免受ESD损伤的能力。
[0003]为了克服传统硅TVS二极管的局限，将超低电容转向二极管和大功率TVS二极管串联在一起合封，用来实现低电容低钳位电压ESD保护解决方案。
[0004]图1中，低电容转向二极管D1和TVS二极管D2在封装时串联连接；TVS瞬态电压抑制器总的电容C计算公式：1/C=1/C1+1/C2，C1是转向二极管D1的电容，C2是TVS二极管D2的电容，当C1远小于C2时，C≈C1；以上结构的TVS瞬态电压抑制器既保留了传统硅TVS二极管技术的低钳位电压和低泄漏性能，又将电容从几十pF大幅降低至零点几pF，超低的电容（0.1
‑
0.5pF）使ESD/TVS适用于较多的高速接口等应用。
[0005]当图1的TVS瞬态电压抑制器工作的时候，被保护电路的钳位电压是TVS二极管两端电压与转向二极管正向导通电压叠加，所以串联的转向二极管正向导通电压和导通电阻的大小会影响到整个TVS瞬态电压抑制器的钳位电压；目前转向二极管普遍采用的是电阻率>0.01ohm
·
cm 的N型或者P型掺杂衬底，转向二极管的体电阻相对偏高，使得转向二极管的正向导通电压和导通电阻较高，从而使TVS瞬态电压抑制器工作时的钳位电压升高。

技术实现思路

[0006]本专利技术的目的是在于克服现有技术中存在的不足，提供一种降低正向导通电压和导通电阻的转向二极管结构和制造方法。为实现以上技术目的，本专利技术实施例采用的技术方案是：第一方面，本专利技术实施例提供了一种降低正向导通电压和导通电阻的转向二极管结构，包括：重掺杂第一导电类型衬底，在重掺杂第一导电类型衬底上生长有轻掺杂第一导电类型外延层；在轻掺杂第一导电类型外延层内顶部设有第二导电类型重掺杂区；至少一圈隔离槽挖穿轻掺杂第一导电类型外延层，将转向二极管器件区隔离出来，隔离槽内填充有绝缘材料；在第二导电类型重掺杂区表面沉积有介质层，并在介质层中形成有接触孔；在第二导电类型重掺杂区内设有第二导电类型的表面注入区；
在介质层上生长有金属层，所述金属层填充接触孔并与第二导电类型的表面注入区接触。
[0007]进一步地，介质层表面外圈多余的金属被刻蚀去除，介质层和金属层表面沉积有钝化层；在钝化层中刻蚀形成用于打线连接金属层的空腔。
[0008]优选地，重掺杂第一导电类型衬底的电阻率为0.001
‑
0.005ohm
·
cm。
[0009]优选地，轻掺杂第一导电类型外延层的电阻率为100
‑
8000ohm
·
cm，厚度为10
‑
50微米。
[0010]优选地，第二导电类型的表面注入区通过在第二导电类型重掺杂区表面离子注入能量，并用快速热退火来激活注入的离子形成。
[0011]第二方面，本专利技术实施例还提供了一种降低正向导通电压和导通电阻的转向二极管的制造方法，包括以下步骤：步骤S1，提供重掺杂第一导电类型衬底，在重掺杂第一导电类型衬底上生长一层具有相同导电类型的轻掺杂第一导电类型外延层；步骤S2，在轻掺杂第一导电类型外延层上通过离子注入形成和衬底及外延层导电类型相反的第二导电类型重掺杂区；并用热退火来推结及激活注入离子；步骤S3，在晶圆表面设置至少一圈隔离槽，隔离槽挖穿轻掺杂第一导电类型外延层，将转向二极管器件区隔离出来，并在隔离槽内填充绝缘材料；步骤S4，在第二导电类型重掺杂区表面沉积介质层，刻蚀介质层形成接触孔，用离子注入能量形成第二导电类型的表面注入区，并用快速热退火来激活注入的离子，这样使得注入的离子停留在表面；步骤S5，在介质层上生长金属层，所述金属层填充接触孔并与第二导电类型的表面注入区接触；金属层会覆盖介质层表面；刻蚀介质层表面外圈多余的金属，然后沉积钝化层；在钝化层中刻蚀形成用于打线连接金属层的空腔。
[0012]进一步地，步骤S1中，重掺杂第一导电类型衬底的电阻率为0.001
‑
0.005ohm
·
cm；轻掺杂第一导电类型外延层的电阻率为100
‑
8000ohm
·
cm，厚度为10
‑
50微米。
[0013]进一步地，步骤S2中，离子注入的剂量为1.0E15/cm
²‑
5.0E16/cm
²
。
[0014]进一步地，步骤S3中，隔离槽的深度11
‑
60微米。
[0015]进一步地，步骤S4中，离子注入的能量为10
‑
50KeV。
[0016]本专利技术实施例提供的技术方案带来的有益效果是：本申请与之前产品相比采用了低阻值的衬底，利用高阻外延层实现低电容的同时，通过低阻值的衬底实现了低体电阻，另外在金属和电极接触的表面做重掺杂离子注入降低接触电阻，通过这两个方面有效降低了转向二极管的正向导通电压和导通电阻，使得TVS瞬态电压抑制器在提供低电容的同时尽可能的降低了保护电路的钳位电压。
附图说明
[0017]图1为本专利技术实施例中的TVS瞬态电压抑制器示意图。
[0018]图2为本专利技术实施例中的形成N
‑
型外延层示意图。
[0019]图3为本专利技术实施例中的形成P型重掺杂区示意图。
[0020]图4为本专利技术实施例中的制作隔离槽示意图。
[0021]图5为本专利技术实施例中的在P型重掺杂区形成P型表面注入区示意图。
[0022]图6为本专利技术实施例中的生长金属层和沉积钝化层示意图。
具体实施方式
[0023]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。
[0024]实施例一；在本实施例中第一导电类型为N型，第二导电类型为P型；本实施例提出一种降低正向导通电压和导通电阻的转向二极管结构，包括：N+型衬底1，在N+型衬底1上生长有N
‑
型外延层2；在N
‑
型外延层2内顶部设有P型重掺杂区3；至少一圈隔离槽4挖穿N
‑
型外延层2，将转向二极管器件区隔离出来，隔离槽4内填充有绝缘材料；在P型重掺杂区3表面沉本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低正向导通电压和导通电阻的转向二极管结构，其特征在于，包括：重掺杂第一导电类型衬底(1)，在重掺杂第一导电类型衬底(1)上生长有轻掺杂第一导电类型外延层(2)；在轻掺杂第一导电类型外延层(2)内顶部设有第二导电类型重掺杂区(3)；至少一圈隔离槽(4)挖穿轻掺杂第一导电类型外延层(2)，将转向二极管器件区隔离出来，隔离槽(4)内填充有绝缘材料；在第二导电类型重掺杂区(3)表面沉积有介质层(5)，并在介质层(5)中形成有接触孔(501)；在第二导电类型重掺杂区(3)内设有第二导电类型的表面注入区(6)；在介质层(5)上生长有金属层(7)，所述金属层(7)填充接触孔(501)并与第二导电类型的表面注入区(6)接触。2.如权利要求1所述的降低正向导通电压和导通电阻的转向二极管结构，其特征在于，介质层(5)表面外圈多余的金属被刻蚀去除，介质层(5)和金属层(7)表面沉积有钝化层(8)；在钝化层(8)中刻蚀形成用于打线连接金属层的空腔(801)。3.如权利要求1或2所述的降低正向导通电压和导通电阻的转向二极管结构，其特征在于，重掺杂第一导电类型衬底(1)的电阻率为0.001
‑
0.005ohm
·
cm。4.如权利要求1或2所述的降低正向导通电压和导通电阻的转向二极管结构，其特征在于，轻掺杂第一导电类型外延层(2)的电阻率为100
‑
8000ohm
·
cm，厚度为10
‑
50微米。5.如权利要求1或2所述的降低正向导通电压和导通电阻的转向二极管结构，其特征在于，第二导电类型的表面注入区(6)通过在第二导电类型重掺杂区(3)表面离子注入能量，并用快速热退火来激活注入的离子形成。6.一种降低正向导通电压和导通电阻的转向二极管的制造方法，其特征在于，包括以下步骤：步骤S1，提供重掺杂第一导电类型衬底(1)，在重掺杂第一导电类型衬底(1)上生长一层具有相同导电类型的轻掺杂第一导电类型外延层(2)；步...

【专利技术属性】
技术研发人员：朱伟东，赵泊然，王晓荣，
申请(专利权)人：江苏应能微电子有限公司，
类型：发明
国别省市：