一种半导体器件及其形成方法技术

本发明专利技术公开一种半导体器件及其形成方法，方法包括：提供包括隔离区和器件区的基底，形成贯穿无源栅极结构的控制栅层的切割沟槽，在切割沟槽中、栅极结构侧部的基底上、以及隔离区的控制栅层上依次形成第一介质层和第二介质层，且第二介质层暴露出隔离区的第一介质层；以第二介质层为掩模刻蚀去除隔离区上的第一介质层；回刻蚀第一介质层和第二介质层，直至暴露出控制栅层的顶部区域，且切割沟槽中的底部具有覆盖浮栅层的残余第一介质层。本申请形成了第一介质层和第二介质层，并在回刻蚀之前去除了隔离区上的第一介质层。残余第一介质层能够对切割沟槽进行保护。有效地避免了器件电阻过大的问题，提高了器件的性能。提高了器件的性能。提高了器件的性能。

【技术实现步骤摘要】
一种半导体器件及其形成方法


[0001]本专利技术涉及半导体
，特别涉及一种半导体器件及其形成方法。

技术介绍

[0002]目前的半导体产业中，集成电路产品主要可以分为三大类型：数字电路、模拟电路、数模混合电路，其中，存储器是数字电路中的一个非常重要的类型。近年来，随着半导体工艺的发展，在存储器方面已经开发出了快闪存储器(flsh memory)等存取速度很快的存储器。因为快闪存储器可多次进行信息存入、读取和擦除等动作，且具有掉电保护的特性，因此已经广泛应用于电子设备中。而NAND(与非门)快速存储器作为快速存储器的代表，也因为其存储容量大、性能高的特点，广泛应用于读/写要求较高的领域。
[0003]现有的NAND快速存储器通常需要在半导体器件的无源栅极结构的顶部区域形成金属硅化物层(Salicide)，且在有源区(Active Area，AA)的有源栅极结构侧部的基底上不能形成金属硅化物层，因此无源栅极结构的顶部区域需要形成开口以用于沉积金属硅化物，在有源区的衬底上方需要形成隔离结构以隔离金属硅化物。当前在进行前述处理时，由于器件的表面不平整，因此会存在刻蚀处理中部分区域被过刻蚀的问题，从而影响器件的性能。

技术实现思路

[0004]本专利技术的目的在于解决现有技术中，由于器件的表面不平整，而造成的刻蚀处理时部分区域被过刻蚀，从而影响器件的性能的问题。
[0005]本专利技术提供了一种半导体器件及其形成方法,其中，采用该方法制备得到的半导体器件，当回刻蚀所述第一介质层和所述第二介质层暴露出所述控制栅层的顶部区域的时候，无源栅极结构的切割沟槽中的底部具有覆盖浮栅层的残余第一介质层，因此残余第一介质层能够保护无源栅极结构中浮栅层不会被暴露出来，无源栅极结构中浮栅层的电阻不会受到后续金属硅化处理的影响，能够保持一定的阻值，满足工艺的需要，半导体器件的性能更好。
[0006]为解决上述技术问题，本专利技术的实施方式公开了一种半导体器件的形成方法，包括：
[0007]提供基底,所述基底包括隔离区和位于隔离区之间的器件区，器件区上具有若干栅极结构，各所述栅极结构包括浮栅层和位于所述浮栅层上的控制栅层，部分数量的所述栅极结构为无源栅极结构，所述控制栅层还延伸至所述隔离区上，所述隔离区上所述控制栅层的顶部表面低于所述器件区上所述控制栅层的顶部表面；
[0008]形成贯穿所述无源栅极结构的所述控制栅层的切割沟槽；
[0009]在所述切割沟槽中、所述栅极结构侧部的所述基底上、以及所述隔离区的所述控制栅层上形成第一介质层；
[0010]在所述切割沟槽中、所述栅极结构侧部的所述基底上形成位于所述第一介质层上
的第二介质层，且所述第二介质层暴露出所述隔离区的所述第一介质层；
[0011]以所述第二介质层为掩模刻蚀去除所述隔离区上的所述第一介质层；
[0012]刻蚀去除所述隔离区上的所述第一介质层之后，回刻蚀所述第一介质层和所述第二介质层，直至暴露出所述控制栅层的顶部区域，且所述切割沟槽中的底部具有覆盖所述浮栅层的残余第一介质层。
[0013]可选的，所述第一介质层的材料包括氧化硅；所述第一介质层的厚度为600埃至700埃。
[0014]可选的，所述第二介质层的材料包括氧化硅；所述第二介质层的厚度为5000埃至6000埃。
[0015]可选的，所述第二介质层的密度大于所述第一介质层的密度。
[0016]可选的，刻蚀去除隔离区上的第一介质层的工艺包括湿法刻蚀工艺。
[0017]可选的，刻蚀去除所述隔离区上的所述第一介质层的过程中，对所述第一介质层的刻蚀速率与对所述第二介质层的刻蚀速率的比值为6至20。
[0018]可选的，回刻蚀所述第一介质层和所述第二介质层的工艺包括各向异性干法刻蚀工艺。
[0019]可选的，还包括：回刻蚀所述第一介质层和所述第二介质层之后，对暴露出的所述控制栅层的顶部区域进行金属硅化处理，使所述控制栅层的顶部区域形成金属硅化物层。
[0020]可选的，还包括：形成所述金属硅化物层之后，在所述切割沟槽中形成第三介质层；形成贯穿所述第三介质层和所述残余第一介质层的导电连接层，所述导电连接层与所述控制栅层分立且与所述无源栅极结构中的所述浮栅层电学连接。
[0021]可选的，在形成所述第一介质层之前，还包括：在所述切割沟槽的侧部和底部、所述栅极结构的侧部和顶部、所述基底的表面、以及所述隔离区的所述控制栅层上形成刻蚀停止层；
[0022]形成所述第一介质层和所述第二介质层的方法包括：在所述切割沟槽中、所述栅极结构侧部的所述基底上、所述栅极结构的顶部、以及所述隔离区的所述控制栅层上形成第一介质膜；在所述切割沟槽中、所述栅极结构侧部的所述基底上、所述栅极结构的顶部、以及所述隔离区的所述控制栅层上形成位于所述第一介质膜上的第二介质膜；平坦化所述第二介质膜和所述第一介质膜直至暴露出位于所述器件区的所述栅极结构顶部的所述刻蚀停止层表面，且使所述第一介质膜形成所述第一介质层，使所述第二介质膜形成所述第二介质层；
[0023]刻蚀去除所述隔离区上的所述第一介质层并以隔离区上所述刻蚀停止层为停止层；
[0024]在回刻蚀所述第一介质层和所述第二介质层的过程中，还去除了位于所述栅极结构的顶部以及所述栅极结构顶部侧壁的所述刻蚀停止层、以及隔离区的所述控制栅层上的刻蚀停止层。
[0025]可选的，形成所述第一介质膜的工艺包括高深宽比沉积工艺或硼磷硅沉积工艺。
[0026]可选的，形成所述第二介质膜的工艺包括高密度等离子沉积工艺或等离子体增强型化学气相沉积工艺。
[0027]可选的，所述刻蚀停止层的材料包括氮化硅。
[0028]可选的，所述基底的所述隔离区中具有隔离结构，所述隔离结构位于所述浮栅层的侧部，所述隔离结构的顶部表面低于所述浮栅层的顶部表面且高于所述基底表面；所述控制栅层还延伸至所述隔离结构上。
[0029]本专利技术的实施方式还提供一种半导体器件，包括：
[0030]基底，所述基底包括隔离区和位于所述隔离区之间的器件区，所述器件区上具有若干栅极结构，各所述栅极结构包括浮栅层和位于所述浮栅层上的控制栅层，部分数量的所述栅极结构为无源栅极结构，所述控制栅层还延伸至所述隔离区上，所述隔离区上的所述控制栅层的顶部表面低于所述器件区上的所述控制栅层的顶部表面；
[0031]位于所述栅极结构侧部的所述基底上的第一介质层，且所速第一介质层暴露出所述隔离区栅极结构的顶部区域和所述器件区的所述栅极结构的顶部区域；
[0032]贯穿所述无源栅极结构的所述控制栅层的切割沟槽；
[0033]位于所述切割沟槽底部且覆盖所述浮栅层的残余第一介质层。
[0034]可选的，所述栅极结构的顶部区域为金属硅化物层。
[0035]可选的，还包括：位于所述切割沟槽中的第三介质层；贯穿所述第三介质层和所述残余第一介质层的导电连接层，所述导电连接层与所述控制栅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底,所述基底包括隔离区和位于隔离区之间的器件区，器件区上具有若干栅极结构，各所述栅极结构包括浮栅层和位于所述浮栅层上的控制栅层，部分数量的所述栅极结构为无源栅极结构，所述控制栅层还延伸至所述隔离区上，所述隔离区上所述控制栅层的顶部表面低于所述器件区上所述控制栅层的顶部表面；形成贯穿所述无源栅极结构的所述控制栅层的切割沟槽；在所述切割沟槽中、所述栅极结构侧部的所述基底上、以及所述隔离区的所述控制栅层上形成第一介质层；在所述切割沟槽中、所述栅极结构侧部的所述基底上形成位于所述第一介质层上的第二介质层，且所述第二介质层暴露出所述隔离区的所述第一介质层；以所述第二介质层为掩模刻蚀去除所述隔离区上的所述第一介质层；刻蚀去除所述隔离区上的所述第一介质层之后，回刻蚀所述第一介质层和所述第二介质层，直至暴露出所述控制栅层的顶部区域，且所述切割沟槽中的底部具有覆盖所述浮栅层的残余第一介质层。2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一介质层的材料包括氧化硅；所述第一介质层的厚度为600埃至700埃。3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二介质层的材料包括氧化硅；所述第二介质层的厚度为5000埃至6000埃。4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二介质层的密度大于所述第一介质层的密度。5.如权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀去除隔离区上的第一介质层的工艺包括湿法刻蚀工艺。6.如权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀去除所述隔离区上的所述第一介质层的过程中，对所述第一介质层的刻蚀速率与对所述第二介质层的刻蚀速率的比值为6至20。7.如权利要求1所述的半导体器件的形成方法，其特征在于，回刻蚀所述第一介质层和所述第二介质层的工艺包括各向异性干法刻蚀工艺。8.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：回刻蚀所述第一介质层和所述第二介质层之后，对暴露出的所述控制栅层的顶部区域进行金属硅化处理，使所述控制栅层的顶部区域形成金属硅化物层。9.如权利要求8所述的半导体器件的形成方法，其特征在于，还包括：形成所述金属硅化物层之后，在所述切割沟槽中形成第三介质层；形成贯穿所述第三介质层和所述残余第一介质层的导电连接层，所述导电连接层与所述控制栅层分立且与所述无源栅极结构中的所述浮栅层电学连接。10.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述第一介质层之前，还包括：在所述切割沟槽的侧部和底部、所述栅极结构的侧部和顶部、所述基底的表面、以及所述隔离区的所述控制栅层上形成刻蚀停止层；形成所述第一介质层和所述第二介质层的方法包括：在所述切割沟槽中、所述...

【专利技术属性】
技术研发人员：韩亮，王海英，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：